JPH0216622B2 - - Google Patents
Info
- Publication number
- JPH0216622B2 JPH0216622B2 JP13153482A JP13153482A JPH0216622B2 JP H0216622 B2 JPH0216622 B2 JP H0216622B2 JP 13153482 A JP13153482 A JP 13153482A JP 13153482 A JP13153482 A JP 13153482A JP H0216622 B2 JPH0216622 B2 JP H0216622B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tap
- coefficient correction
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ランダム入力信号から孤立波成分を
検出して等化処理を行う自動等化方式に関するも
のである。
検出して等化処理を行う自動等化方式に関するも
のである。
従来技術と問題点
伝送歪を有する入力信号を等化する従来のブリ
ツジドタツプ等化方式は、トレーニング期間を設
定して、この期間内に孤立波信号をトレーニング
期間として伝送し、孤立波信号の波形歪を等化す
るようにタツプ係数の補正を行い、トレーニング
期間終了により通信を開始し、その通信中は補正
したタツプ係数を保持するものであつた。このタ
ツプ係数補正時に於て、大きな等化誤差量に対し
ても１回の補正量が小さいので、トレーニング期
間を予め長くしておく必要があつた。即ち通信に
先立つてトレーニング期間を設定しなければなら
ないと共に、通信中に変動する等化誤差を補正す
ることができないものであつた。
ツジドタツプ等化方式は、トレーニング期間を設
定して、この期間内に孤立波信号をトレーニング
期間として伝送し、孤立波信号の波形歪を等化す
るようにタツプ係数の補正を行い、トレーニング
期間終了により通信を開始し、その通信中は補正
したタツプ係数を保持するものであつた。このタ
ツプ係数補正時に於て、大きな等化誤差量に対し
ても１回の補正量が小さいので、トレーニング期
間を予め長くしておく必要があつた。即ち通信に
先立つてトレーニング期間を設定しなければなら
ないと共に、通信中に変動する等化誤差を補正す
ることができないものであつた。
発明の目的
本発明は、トレーニング期間を省略し得るよう
にすると共に、通信中に於ても自動的にタツプ係
数補正を行うことができるようにし、更に高速に
等化し得るようにすることを目的とするものであ
る。以下実施例について詳細に説明する。
にすると共に、通信中に於ても自動的にタツプ係
数補正を行うことができるようにし、更に高速に
等化し得るようにすることを目的とするものであ
る。以下実施例について詳細に説明する。
発明の構成
本発明は、AMI信号のコーデイングルールを
利用してランダム入力信号から孤立波信号を検出
し、この孤立波信号を用いてタツプ係数の補正を
行い、且つ等化誤差量の一定閾値に対する大小に
応じて補正量を可変とするものである。
利用してランダム入力信号から孤立波信号を検出
し、この孤立波信号を用いてタツプ係数の補正を
行い、且つ等化誤差量の一定閾値に対する大小に
応じて補正量を可変とするものである。
発明の実施例
第１図は、本発明の実施例の要部ブロツク図で
あり、２タツプの場合について示すものである。
同図に於て、１は入力端子、２は出力端子、３は
合成回路、４，５は遅延回路、６，７は係数器、
８は係数設定回路である。入力端子１に加えられ
る入力信号はAMI信号であり、このAMI信号は、
コーデイングルールとして、正極性信号の次は負
極性信号とし、負極性信号の次は正極性信号とす
るもので、同極性信号が連続することがないよう
にコーデイングするものである。例えば原信号が
“101101”の場合、送信信号は、＋１，０，−１，＋
１，０，−１として、同極性信号が連続しないよ
うにするものである。従つてランダム入力信号中
の孤立波信号がエコー成分により連続する同極性
信号に変化しても、その孤立波信号を検出するこ
とができる。
あり、２タツプの場合について示すものである。
同図に於て、１は入力端子、２は出力端子、３は
合成回路、４，５は遅延回路、６，７は係数器、
８は係数設定回路である。入力端子１に加えられ
る入力信号はAMI信号であり、このAMI信号は、
コーデイングルールとして、正極性信号の次は負
極性信号とし、負極性信号の次は正極性信号とす
るもので、同極性信号が連続することがないよう
にコーデイングするものである。例えば原信号が
“101101”の場合、送信信号は、＋１，０，−１，＋
１，０，−１として、同極性信号が連続しないよ
うにするものである。従つてランダム入力信号中
の孤立波信号がエコー成分により連続する同極性
信号に変化しても、その孤立波信号を検出するこ
とができる。
孤立波信号は、＋１又は−１の信号の前後のｎ
ビツトが０の場合であり、例えば、０，＋１，０，
０の＋１を孤立波信号とすると、エコー成分によ
り、０，＋１，＋１，０となる場合があるが、同極
性信号が連続することがない筈であるから、これ
を孤立波信号として検出するものである。
ビツトが０の場合であり、例えば、０，＋１，０，
０の＋１を孤立波信号とすると、エコー成分によ
り、０，＋１，＋１，０となる場合があるが、同極
性信号が連続することがない筈であるから、これ
を孤立波信号として検出するものである。
係数設定回路８は、合成回路３の出力信号の極
性判定を行い、孤立波信号であるか歪かを検出し
て、孤立波信号を検出したときは、その孤立波信
号をトレーニング信号と同様にしてタツプ係数の
補正を行うものであり、且つ一定閾値と比較して
等化誤差量の大小を判定し、等化誤差量が大きい
ときには、補正量を大きくするものである。
性判定を行い、孤立波信号であるか歪かを検出し
て、孤立波信号を検出したときは、その孤立波信
号をトレーニング信号と同様にしてタツプ係数の
補正を行うものであり、且つ一定閾値と比較して
等化誤差量の大小を判定し、等化誤差量が大きい
ときには、補正量を大きくするものである。
遅延回路４，５により出力信号が遅延され、係
数器６，７により、係数設定回路８で設定したタ
ツプ係数との乗算が行われ、それらの乗算結果の
信号と入力信号との合成が合成回路３で行われて
等化された出力信号が出力端子２から出力される
ことになる。
数器６，７により、係数設定回路８で設定したタ
ツプ係数との乗算が行われ、それらの乗算結果の
信号と入力信号との合成が合成回路３で行われて
等化された出力信号が出力端子２から出力される
ことになる。
第２図は、孤立波信号と係数補正との説明図で
あり、時刻（−Ｔ）〜（2T）間の０，＋１，０，
０及び０，−１，０，０の信号について示すもの
である。なおＬは閾値、〔ad〕は絶対値で、時刻
（−Ｔ），（０），（Ｔ），（2T）に於ける閾値Ｌより
大きい場合を１、小さい場合を０で示し、〔pol〕
は極性であつて正極性を１負極性を０で示し、×
で時刻（−Ｔ）に於ける信号が閾値Ｌに比較して
充分に小さい場合（０の信号に相当）であるか
ら、任意の極性で良いことを示す。又Δは係数補
正書、ｔは係数補正期間を示し、係数補正期間を
2tとすることにより、等価的に2Δの係数補正量
となる。又(a)〜(d)の各欄の上段は第１タツプ、下
段は第２タツプについて示す。
あり、時刻（−Ｔ）〜（2T）間の０，＋１，０，
０及び０，−１，０，０の信号について示すもの
である。なおＬは閾値、〔ad〕は絶対値で、時刻
（−Ｔ），（０），（Ｔ），（2T）に於ける閾値Ｌより
大きい場合を１、小さい場合を０で示し、〔pol〕
は極性であつて正極性を１負極性を０で示し、×
で時刻（−Ｔ）に於ける信号が閾値Ｌに比較して
充分に小さい場合（０の信号に相当）であるか
ら、任意の極性で良いことを示す。又Δは係数補
正書、ｔは係数補正期間を示し、係数補正期間を
2tとすることにより、等価的に2Δの係数補正量
となる。又(a)〜(d)の各欄の上段は第１タツプ、下
段は第２タツプについて示す。
例えば、(a)欄に於ける時刻（−Ｔ），（０），
（Ｔ），（2T）の絶対値〔ad〕が０，１，１，１
で、極性〔pol〕が、×，１，１，１又は×，０，
０，０であるから、時刻（０）を注目ビツトとし
て、その前１ビツトと後２ビツトとを比較する
と、入力信号は０，＋１，＋１，＋１又は０，−１，
−１，−１の極性の信号を示すことになり、時刻
（０）から後２ビツトは同極性となるから、時刻
（０）の信号は孤立波であると判定される。そし
て、後２ビツトは閾値Ｌより大きいので、第１及
び第２タツプの係数補正期間は2tに設定される。
係数補正期間を単位時間のｔとすると共に、係数
補正量をΔとすると、その時の係数補正量はΔで
あり、係数補正期間を単位時間の２倍の2tとする
と、２倍の期間について係数補正量をΔとするか
ら、等価的に係数補正量は2Δとなる。
（Ｔ），（2T）の絶対値〔ad〕が０，１，１，１
で、極性〔pol〕が、×，１，１，１又は×，０，
０，０であるから、時刻（０）を注目ビツトとし
て、その前１ビツトと後２ビツトとを比較する
と、入力信号は０，＋１，＋１，＋１又は０，−１，
−１，−１の極性の信号を示すことになり、時刻
（０）から後２ビツトは同極性となるから、時刻
（０）の信号は孤立波であると判定される。そし
て、後２ビツトは閾値Ｌより大きいので、第１及
び第２タツプの係数補正期間は2tに設定される。
係数補正期間を単位時間のｔとすると共に、係数
補正量をΔとすると、その時の係数補正量はΔで
あり、係数補正期間を単位時間の２倍の2tとする
と、２倍の期間について係数補正量をΔとするか
ら、等価的に係数補正量は2Δとなる。
又(b)欄に於ては、各等化点に於ける絶対値
〔ab〕が０，１，１，０で、極性〔pol〕は(a)欄
と同じであつて、係数補正期間は、第１タツプに
ついては2t、第２タツプについてはｔに設定され
る。従つて第１タツプの係数補正量は2Δ、第２
タツプの係数補正量はΔとなる。又(c)欄に於て
は、各等化点に於ける絶対値〔ab〕が０，１，
０，１であり、第１タツプの係数補正期間はｔ、
第２タツプの係数補正期間は2tに設定される。又
(d)欄に於いては、絶対値〔ab〕が０，１，０，
０であり、第１及び第２タツプの係数補正期間は
ｔに設定される。(a)〜(d)欄以外の信号波形の場合
には係数補正は行わない。即ち、孤立波成分を検
出しないときは係数補正を行わず、孤立波成分を
検出したときのみ係数補正を行うもので、その場
合に、等化誤差量が閾値Ｌより小さいと、係数補
正量を小さくし、等化誤差量が閾値Ｌより大きい
と、係数補正量を大きくするものである。
〔ab〕が０，１，１，０で、極性〔pol〕は(a)欄
と同じであつて、係数補正期間は、第１タツプに
ついては2t、第２タツプについてはｔに設定され
る。従つて第１タツプの係数補正量は2Δ、第２
タツプの係数補正量はΔとなる。又(c)欄に於て
は、各等化点に於ける絶対値〔ab〕が０，１，
０，１であり、第１タツプの係数補正期間はｔ、
第２タツプの係数補正期間は2tに設定される。又
(d)欄に於いては、絶対値〔ab〕が０，１，０，
０であり、第１及び第２タツプの係数補正期間は
ｔに設定される。(a)〜(d)欄以外の信号波形の場合
には係数補正は行わない。即ち、孤立波成分を検
出しないときは係数補正を行わず、孤立波成分を
検出したときのみ係数補正を行うもので、その場
合に、等化誤差量が閾値Ｌより小さいと、係数補
正量を小さくし、等化誤差量が閾値Ｌより大きい
と、係数補正量を大きくするものである。
前述のように、注目ビツトの後述２ビツトが閾
値Ｌより大きい場合は第１及び第２タツプの係数
補正量を2Δとし、又後続１ビツトのみ閾値Ｌよ
り大きい場合は第１タツプの係数補正量を2Δ、
第２タツプの係数補正量をΔとし、又後続１ビツ
トは閾値Ｌより小さいが、次の１ビツトは閾値Ｌ
より大きい場合は第１タツプの係数補正量をΔ、
第２タツプの係数補正を2Δとし、又後続２ビツ
トとも閾値Ｌより小さい場合は、第１及び第２タ
ツプの係数補正量をΔとするものである。
値Ｌより大きい場合は第１及び第２タツプの係数
補正量を2Δとし、又後続１ビツトのみ閾値Ｌよ
り大きい場合は第１タツプの係数補正量を2Δ、
第２タツプの係数補正量をΔとし、又後続１ビツ
トは閾値Ｌより小さいが、次の１ビツトは閾値Ｌ
より大きい場合は第１タツプの係数補正量をΔ、
第２タツプの係数補正を2Δとし、又後続２ビツ
トとも閾値Ｌより小さい場合は、第１及び第２タ
ツプの係数補正量をΔとするものである。
第３図は、本発明の実施例の要部ブロツク図で
あり、COMP１は信号の極性を判定して極性信
号PLを出力する比較回路、COMP２は信号と閾
値Ｌとを比較して絶対値信号ABを出力する比較
回路、REG１は比較回路COMP１からの極性信
号PLをクロツク信号CLKに従つてシフトするシ
フトレジスタ、REG２は絶対値信号ABをAMI信
号のコーデイングルールに従つた入力信号のとき
クロツク信号CLKによりシフトするシフトレジ
スタ、FF１〜FF３はフリツプフロツプ、前記シ
フトレジスタ及びフリツプフロツプに於けるCK
はクロツク端子、Ｄはデータ端子、Ｑ，は出力
端子、Ａ１，Ａ２は入力端子、QA〜QDは出力
端子を示す。又Ｇ１〜Ｇ２０はゲート回路で、Ｇ
１〜Ｇ２は排他的ノア回路、Ｇ３，Ｇ４，Ｇ８，
Ｇ９，Ｇ１１〜Ｇ１６はアンド回路、Ｇ５，Ｇ
６，Ｇ１７〜Ｇ２０はオア回路、Ｇ７はナンド回
路、Ｇ１０はノア回路である。
あり、COMP１は信号の極性を判定して極性信
号PLを出力する比較回路、COMP２は信号と閾
値Ｌとを比較して絶対値信号ABを出力する比較
回路、REG１は比較回路COMP１からの極性信
号PLをクロツク信号CLKに従つてシフトするシ
フトレジスタ、REG２は絶対値信号ABをAMI信
号のコーデイングルールに従つた入力信号のとき
クロツク信号CLKによりシフトするシフトレジ
スタ、FF１〜FF３はフリツプフロツプ、前記シ
フトレジスタ及びフリツプフロツプに於けるCK
はクロツク端子、Ｄはデータ端子、Ｑ，は出力
端子、Ａ１，Ａ２は入力端子、QA〜QDは出力
端子を示す。又Ｇ１〜Ｇ２０はゲート回路で、Ｇ
１〜Ｇ２は排他的ノア回路、Ｇ３，Ｇ４，Ｇ８，
Ｇ９，Ｇ１１〜Ｇ１６はアンド回路、Ｇ５，Ｇ
６，Ｇ１７〜Ｇ２０はオア回路、Ｇ７はナンド回
路、Ｇ１０はノア回路である。
又オア回路Ｇ１９の出力信号Ｈは第２タツプ係
数補正信号、オア回路Ｇ２０の出力信号Ｉは第１
タツプ係数補正信号、オア回路Ｇ１７の出力信号
Ｊは第２タツプ係数補正期間信号、オア回路Ｇ１
８の出力信号Ｋは第１タツプ係数補正期間信号と
なる。
数補正信号、オア回路Ｇ２０の出力信号Ｉは第１
タツプ係数補正信号、オア回路Ｇ１７の出力信号
Ｊは第２タツプ係数補正期間信号、オア回路Ｇ１
８の出力信号Ｋは第１タツプ係数補正期間信号と
なる。
比較回路COMP２の出力の絶対値信号ABは、
ナンド回路Ｇ７の出力信号Ｄが“１”のときアン
ド回路Ｇ８の出力信号Ｂとしてシフトレジスタ
REG２の入力端子Ａ２に加えられ、クロツク端
子CKに加えられるクロツク信号CLKによりシフ
トされる。ナンド回路Ｇ７はオア回路Ｇ５及びオ
ア回路Ｇ６の出力信号Ａ，Ｃが“１”で且つ絶対
値信号ABが“１”のとき出力信号Ｄが“０”と
なり、アンド回路Ｇ８が閉じられて絶対値信号
ABはシフトレジスタREG２に入力されないこと
になる。そしてシフトレジスタREG２の出力端
子QA〜QDが“0100”となると、ノア回路Ｇ１
０の出力信号Ｅが“１”となる。又フリツプフロ
ツプFF１〜FF３はナンド回路Ｇ７の出力信号Ｄ
の“０”をクロツク信号CLKに従つて記憶し、
係数補正期間を設定するものであり、シフトレジ
スタREG２の出力端子QDが“１”のとき、フリ
ツプフロツプFF２，FF３の出力端子Ｑが“１”
であると、アンド回路Ｇ１１の出力信号Ｇ及びア
ンド回路Ｇ１２の出力信号Ｆがそれぞれ“１”と
なる。
ナンド回路Ｇ７の出力信号Ｄが“１”のときアン
ド回路Ｇ８の出力信号Ｂとしてシフトレジスタ
REG２の入力端子Ａ２に加えられ、クロツク端
子CKに加えられるクロツク信号CLKによりシフ
トされる。ナンド回路Ｇ７はオア回路Ｇ５及びオ
ア回路Ｇ６の出力信号Ａ，Ｃが“１”で且つ絶対
値信号ABが“１”のとき出力信号Ｄが“０”と
なり、アンド回路Ｇ８が閉じられて絶対値信号
ABはシフトレジスタREG２に入力されないこと
になる。そしてシフトレジスタREG２の出力端
子QA〜QDが“0100”となると、ノア回路Ｇ１
０の出力信号Ｅが“１”となる。又フリツプフロ
ツプFF１〜FF３はナンド回路Ｇ７の出力信号Ｄ
の“０”をクロツク信号CLKに従つて記憶し、
係数補正期間を設定するものであり、シフトレジ
スタREG２の出力端子QDが“１”のとき、フリ
ツプフロツプFF２，FF３の出力端子Ｑが“１”
であると、アンド回路Ｇ１１の出力信号Ｇ及びア
ンド回路Ｇ１２の出力信号Ｆがそれぞれ“１”と
なる。
第４図は、入力信号INが第２図の(a)欄の信号
波形に相当する場合の各部の信号を第３図に於け
る信号と同一符号で示すものである。この場合の
入力信号INは、時刻（０），（Ｔ），（2T）に於て
閾値Ｌより大きく場合に相当し、極性信号PL及
び絶対値信号ABはそれぞれ第４図のPL，ABで
示すものとなる。各時刻に於ける極性信号をｐ
(i)、絶対値信号をｙ(i)で示し、（但し、ｉ＝−１，
０，１，２，……）、正極性を１、負極性を０と
し、又閾値Ｌより大きい絶対値信号を１、小さい
信号を０とすると、シフトレジスタREG１，
REG２の内容はREG１―QA〜QD及びREG２―
QA〜QDに示すものとなる。例えば時刻（０）
に於て、極性信号ｐ（０）；１及び絶対値信号ｙ
（０）；１はクロツク信号CLKの立上りでシフト
レジスタREG１及びREG２にシフトされ、次の
クロツク信号CLKのタイミングは、（Ｔ）の等化
点であり、極性信号ｐ(1)；１がシフトレジスタ
REG１にシフトされるが、シフトレジスタREG
１，REG２の各出力端子QAが“１”であるか
ら、ナンド回路Ｇ７の出力信号Ｄが“０”となつ
て、絶対値信号ｙ(1)が“１”であつてもアンド回
路Ｇ８が閉じられ、シフトレジスタREG２には
ｙ(1)；０としてシフトされることになる。
波形に相当する場合の各部の信号を第３図に於け
る信号と同一符号で示すものである。この場合の
入力信号INは、時刻（０），（Ｔ），（2T）に於て
閾値Ｌより大きく場合に相当し、極性信号PL及
び絶対値信号ABはそれぞれ第４図のPL，ABで
示すものとなる。各時刻に於ける極性信号をｐ
(i)、絶対値信号をｙ(i)で示し、（但し、ｉ＝−１，
０，１，２，……）、正極性を１、負極性を０と
し、又閾値Ｌより大きい絶対値信号を１、小さい
信号を０とすると、シフトレジスタREG１，
REG２の内容はREG１―QA〜QD及びREG２―
QA〜QDに示すものとなる。例えば時刻（０）
に於て、極性信号ｐ（０）；１及び絶対値信号ｙ
（０）；１はクロツク信号CLKの立上りでシフト
レジスタREG１及びREG２にシフトされ、次の
クロツク信号CLKのタイミングは、（Ｔ）の等化
点であり、極性信号ｐ(1)；１がシフトレジスタ
REG１にシフトされるが、シフトレジスタREG
１，REG２の各出力端子QAが“１”であるか
ら、ナンド回路Ｇ７の出力信号Ｄが“０”となつ
て、絶対値信号ｙ(1)が“１”であつてもアンド回
路Ｇ８が閉じられ、シフトレジスタREG２には
ｙ(1)；０としてシフトされることになる。
次のクロツク信号CLKのタイミングに於ても
同様であり、時刻（2T）に於てはシフトレジス
タREG２の出力端子QA〜QDはｙ(2)；０，ｙ
(1)；０，ｙ（０）；１，ｙ（−１）；０となり、これ
は孤立波信号の“0100”を示すものとなる。その
タイミングに於けるシフトレジスタREG１の出
力端子QA〜QCはｐ(2)；１，ｐ(1)；１，ｐ
（０）；１となる。
同様であり、時刻（2T）に於てはシフトレジス
タREG２の出力端子QA〜QDはｙ(2)；０，ｙ
(1)；０，ｙ（０）；１，ｙ（−１）；０となり、これ
は孤立波信号の“0100”を示すものとなる。その
タイミングに於けるシフトレジスタREG１の出
力端子QA〜QCはｐ(2)；１，ｐ(1)；１，ｐ
（０）；１となる。
又フリツプフロツプFF１〜FF３の出力端子
Ｑ，Ｑは第４図のFF１〜FF３Ｑで示すよう
に、クロツク信号CLKのタイミングに従つて、
“１”となるので、アンド回路Ｇ１１の出力信号
Ｇ及びアンド回路Ｇ１２の出力信号Ｆは第４図の
Ｇ，Ｆに示すものとなる。又ノア回路Ｇ１０の出
力信号Ｅは、シフトレジスタREG２の出力端子
QA〜QDが“0010”のタイミングで第４図のＥ
で示すように“１”となる。従つて第１、第２タ
ツプ係数補正期間信号Ｊ，Ｋは２クロツク期間
“１”となる。即ち2tの係数補正期間を示すもの
とする。又第１、第２タツプ係数補正期間信号
Ｈ，Ｉが“１”となることにより１ステツプの補
正量Δが設定されることになる。そして係数補正
期間が2tであることにより、係数補正量は2Δと
なる。これはエコー成分が大きいことにより孤立
波信号の歪が大きく、それを等化する為に係数補
正量を２倍にして等化誤差を高速で小さくするこ
とができることを示すものとなる。
Ｑ，Ｑは第４図のFF１〜FF３Ｑで示すよう
に、クロツク信号CLKのタイミングに従つて、
“１”となるので、アンド回路Ｇ１１の出力信号
Ｇ及びアンド回路Ｇ１２の出力信号Ｆは第４図の
Ｇ，Ｆに示すものとなる。又ノア回路Ｇ１０の出
力信号Ｅは、シフトレジスタREG２の出力端子
QA〜QDが“0010”のタイミングで第４図のＥ
で示すように“１”となる。従つて第１、第２タ
ツプ係数補正期間信号Ｊ，Ｋは２クロツク期間
“１”となる。即ち2tの係数補正期間を示すもの
とする。又第１、第２タツプ係数補正期間信号
Ｈ，Ｉが“１”となることにより１ステツプの補
正量Δが設定されることになる。そして係数補正
期間が2tであることにより、係数補正量は2Δと
なる。これはエコー成分が大きいことにより孤立
波信号の歪が大きく、それを等化する為に係数補
正量を２倍にして等化誤差を高速で小さくするこ
とができることを示すものとなる。
前述の如く、２タツプのブリツジドタツプ等化
方式に於ては、時刻（０）の信号の前１ビツトと
後２ビツトとの極性を判定して、孤立波信号を検
出し、その孤立波信号の後の２ビツトが閾値Ｌよ
り大きいか小さいかにより、係数補正量をΔとす
るか2Δとするかを決定し、ランダム入力信号に
対して自動等化するものである。なお等化器のタ
ツプ数が２に限定されるものではなく、更に多く
のタツプを有する場合にも適用することができる
ことは勿論であり、タツプ数が２以上の場合は、
シフトレジスタの段数を多くし、又１回の係数補
正量を大きくする場合は、フリツプフロツプの段
数及びシフトレジスタの段数を多くすれば良いこ
とになり、それに伴つてゲート回路を設ければ所
望の係数補正量を設定することができることにな
る。
方式に於ては、時刻（０）の信号の前１ビツトと
後２ビツトとの極性を判定して、孤立波信号を検
出し、その孤立波信号の後の２ビツトが閾値Ｌよ
り大きいか小さいかにより、係数補正量をΔとす
るか2Δとするかを決定し、ランダム入力信号に
対して自動等化するものである。なお等化器のタ
ツプ数が２に限定されるものではなく、更に多く
のタツプを有する場合にも適用することができる
ことは勿論であり、タツプ数が２以上の場合は、
シフトレジスタの段数を多くし、又１回の係数補
正量を大きくする場合は、フリツプフロツプの段
数及びシフトレジスタの段数を多くすれば良いこ
とになり、それに伴つてゲート回路を設ければ所
望の係数補正量を設定することができることにな
る。
発明の効果
以上説明したように、本発明は、通信中のラン
ダム入力信号に含まれる孤立波信号をAMI信号
のコーデイングルールに基づいて検出し、その孤
立波信号のエコー成分による影響を時刻（０）に
対する他の時刻の極性信号により判定し、又時刻
（０）に対する他の時刻の絶対値信号により等化
誤差量を判定して、係数補正量を１ステツプ分、
２ステツプ分等のように可変にして設定するもの
であり、通信中に於ても自動等化を行うことがで
きることにより、トレーニング期間を設けること
なく、通信を行うことができ、その通信中に於け
る各種の変動に対しても自動等化することができ
る利点がある。更に１回の係数補正量を可変とす
ることにより、高速に自動等化を行うことができ
るものである。
ダム入力信号に含まれる孤立波信号をAMI信号
のコーデイングルールに基づいて検出し、その孤
立波信号のエコー成分による影響を時刻（０）に
対する他の時刻の極性信号により判定し、又時刻
（０）に対する他の時刻の絶対値信号により等化
誤差量を判定して、係数補正量を１ステツプ分、
２ステツプ分等のように可変にして設定するもの
であり、通信中に於ても自動等化を行うことがで
きることにより、トレーニング期間を設けること
なく、通信を行うことができ、その通信中に於け
る各種の変動に対しても自動等化することができ
る利点がある。更に１回の係数補正量を可変とす
ることにより、高速に自動等化を行うことができ
るものである。
第１図は本発明の実施例の要部ブロツク図、第
２図は信号波形とタツプ係数補正との説明図、第
３図は本発明の実施例のタツプ係数設定回路部分
の要部ブロツク図、第４図は第３図の動作説明用
のタイムチヤートの一例を示すものである。 １は入力端子、２は出力端子、３は合成回路、
４，５は遅延回路、６，７は係数器、８はタツプ
係数設定回路、COMP１，COMP２は比較回路、
REG１，REG２はシフトレジスタ、Ｇ１〜Ｇ２
０はゲート回路、FF１〜FF３はフリツプフロツ
プである。
２図は信号波形とタツプ係数補正との説明図、第
３図は本発明の実施例のタツプ係数設定回路部分
の要部ブロツク図、第４図は第３図の動作説明用
のタイムチヤートの一例を示すものである。 １は入力端子、２は出力端子、３は合成回路、
４，５は遅延回路、６，７は係数器、８はタツプ
係数設定回路、COMP１，COMP２は比較回路、
REG１，REG２はシフトレジスタ、Ｇ１〜Ｇ２
０はゲート回路、FF１〜FF３はフリツプフロツ
プである。
Claims (1)
- 【特許請求の範囲】 １ 遅延された出力信号にタツプ係数を乗算して
入力信号と合成し、前記タツプ係数を等化誤差に
応じて自動的に設定するブリツジドタツプ等化方
式に於て、 同極性の信号が連続しないAMI信号のコーデ
イングルールに従つてランダム入力信号から孤立
波成分を、注目ビツトと、該注目ビツトの前１ビ
ツトと、該注目ビツトの少なくとも後１ビツトと
の極性を比較して検出する手段と、 該手段により孤立波成分が検出されたときのみ
一定の閾値に対する等化誤差量の大小を比較して
前記タツプ係数を補正する手段とを備え、 該手段により、前記等化誤差量が前記閾値より
大きいときは前記タツプ係数を大きくし、前記等
化誤差量が前記閾値より小さいときは前記タツプ
係数を小さくするように制御することを特徴とす
る自動等化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13153482A JPS5940727A (ja) | 1982-07-28 | 1982-07-28 | 自動等化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13153482A JPS5940727A (ja) | 1982-07-28 | 1982-07-28 | 自動等化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940727A JPS5940727A (ja) | 1984-03-06 |
| JPH0216622B2 true JPH0216622B2 (ja) | 1990-04-17 |
Family
ID=15060315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13153482A Granted JPS5940727A (ja) | 1982-07-28 | 1982-07-28 | 自動等化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940727A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775333B2 (ja) * | 1984-06-15 | 1995-08-09 | 富士通株式会社 | 線路等化器初期化方式 |
| DE3431273A1 (de) * | 1984-08-25 | 1986-03-06 | Bayer Ag, 5090 Leverkusen | Kristallines natriumsalz der d-6-((alpha)-(2-oxo-3-furfuryl-iden-amino-imidazolidin-1-yl)-carbonylamino)-thienyl-2-acetamido)-penicillansaeure, verfahren zur herstellung und seine verwendung in arzneimitteln |
| JPH0738650B2 (ja) * | 1984-08-29 | 1995-04-26 | 沖電気工業株式会社 | タイミング抽出方式 |
| JPH0669161B2 (ja) * | 1984-09-25 | 1994-08-31 | 株式会社東芝 | 自動等化器 |
-
1982
- 1982-07-28 JP JP13153482A patent/JPS5940727A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5940727A (ja) | 1984-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100674953B1 (ko) | 반도체 메모리의 등화 수신기 | |
| TWI777285B (zh) | 時鐘及資料恢復電路及具有其的接收裝置 | |
| JP3027238B2 (ja) | パイプライン化された決定フィードバックデコーダ | |
| JP2006109501A (ja) | 判定帰還型等化方法 | |
| JPH0216622B2 (ja) | ||
| US20150312063A1 (en) | Decision-feedback analyzer and methods for operating the same | |
| JPS60206232A (ja) | 自動等化方式 | |
| US5333149A (en) | Process and a circuit for adapting coefficients in a modem equalizer | |
| US7720139B2 (en) | Equaliser circuit | |
| US7286620B2 (en) | Equalizer for reduced intersymbol interference via partial clock switching | |
| US6745218B1 (en) | Adaptive digital filter | |
| JP4309676B2 (ja) | 信号波形自動補正回路 | |
| JPH02111130A (ja) | 受信回路 | |
| JP3168729B2 (ja) | 自動等化回路 | |
| CN121693778A (zh) | 存储器设备中的连续时间线性均衡器优化 | |
| JPH0340515A (ja) | 判定帰還形等化器 | |
| JP2966000B2 (ja) | データモデム | |
| JPH01188117A (ja) | トランスバーサル形自動等化器 | |
| JPS6116630A (ja) | トランスバ−サル形自動等化器 | |
| JP2511157B2 (ja) | 自動等化器 | |
| JPH06303099A (ja) | 波形等化回路 | |
| JPS58129822A (ja) | 等化器 | |
| JPH0514126A (ja) | 自動等化器 | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JPH06276053A (ja) | 適応自動等化器 |