JPH0216645A - 異常検出回路 - Google Patents
異常検出回路Info
- Publication number
- JPH0216645A JPH0216645A JP63167093A JP16709388A JPH0216645A JP H0216645 A JPH0216645 A JP H0216645A JP 63167093 A JP63167093 A JP 63167093A JP 16709388 A JP16709388 A JP 16709388A JP H0216645 A JPH0216645 A JP H0216645A
- Authority
- JP
- Japan
- Prior art keywords
- section
- signal
- address
- timer
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 19
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は異常検出回路に関するものである。
［従来の技術］
現在、任意の音声信号を記憶、再生する音声分析合成用
集積回路が市販されている。この種のものでは記憶回路
へのデータのアクセス異常を検出するのに、ＣＰＵから
なる制御部からのビジー信号の発生時間を監視している
。つまり、録音時間は記憶回路の記憶容量によって一定
時間に決まるため、これより長い時間ビジー信号が発生
し続けた場合に異常と見做して表示等の異常報知を行な
っている。
集積回路が市販されている。この種のものでは記憶回路
へのデータのアクセス異常を検出するのに、ＣＰＵから
なる制御部からのビジー信号の発生時間を監視している
。つまり、録音時間は記憶回路の記憶容量によって一定
時間に決まるため、これより長い時間ビジー信号が発生
し続けた場合に異常と見做して表示等の異常報知を行な
っている。
［解決しようとする課Ｗｉ］
上記従来の異常検出回路では、ビジ、−信号だけを検知
しているので、制御部によるアクセス時間より長い検知
時間を要してしまう。
しているので、制御部によるアクセス時間より長い検知
時間を要してしまう。
特に、録音時間が複数段階に切換え可能なものにおいて
は、異常検出時間を最大録音時間よりも長く設定しなけ
ればならず、異常検出に長時間を要してしまうものであ
った。
は、異常検出時間を最大録音時間よりも長く設定しなけ
ればならず、異常検出に長時間を要してしまうものであ
った。
また、録音時間を変更すると、それに伴って異常検出時
間も変更しなければならないものであった。
間も変更しなければならないものであった。
本発明は制御部の異常動作を早期に発見できる異常検出
回路を提供することを主たる目的としている。
回路を提供することを主たる目的としている。
［課題を解決するための手段］
本発明はデータが記憶されている記憶部と、この記憶部
にアドレス指定を行なってデータのアクセスを制御する
とともにこのアクセス中はビジー信号を発生する制御部
と、この制御部からビジー信号が発生している状態でア
ドレス信号が一定時間以上発生しなかったときに異常動
作を検出する検出部とを設けることにより、上記課題を
解決するものである。
にアドレス指定を行なってデータのアクセスを制御する
とともにこのアクセス中はビジー信号を発生する制御部
と、この制御部からビジー信号が発生している状態でア
ドレス信号が一定時間以上発生しなかったときに異常動
作を検出する検出部とを設けることにより、上記課題を
解決するものである。
［実施例］
以下、本発明の一実施例を図面に基づいて説明する。
第１図において１は音声データを記憶しである記憶部、
２は記憶部１にアドレス指定を行なってデータのアクセ
スを制御するとともにこのアクセス中はビジー信号を発
生する制御部、３は制御部２による記憶部１へのアクセ
スのためのデータバス、４は制御部２から記憶部１への
アドレス指定のためのアドレスバス、５は一定のアドレ
ス値間隔ごとに発生されるアドレス信号、６は制御部２
の異常動作を検出する検出部である。６ａは最大録音長
よりもわずかに長い時間を計時するビジー信号タイマ、
６ｂは正常動作時におけるアドレス信号５の発生間隔時
間よりもわずかに長い時間を計時するアドレス信号タイ
マである。
２は記憶部１にアドレス指定を行なってデータのアクセ
スを制御するとともにこのアクセス中はビジー信号を発
生する制御部、３は制御部２による記憶部１へのアクセ
スのためのデータバス、４は制御部２から記憶部１への
アドレス指定のためのアドレスバス、５は一定のアドレ
ス値間隔ごとに発生されるアドレス信号、６は制御部２
の異常動作を検出する検出部である。６ａは最大録音長
よりもわずかに長い時間を計時するビジー信号タイマ、
６ｂは正常動作時におけるアドレス信号５の発生間隔時
間よりもわずかに長い時間を計時するアドレス信号タイ
マである。
つぎに第２図のフローチャートに沿って動作を説明する
。まず、検出部６から出力されるスタート信号によって
制御部２が動作を開始する。検出部６は上記スタート信
号を出力すると同時にビジー信号タイマ６ａとアドレス
信号タイマ６ｂの計時を開始する。制御部２は上記スタ
ート信号により記憶部１に対してアドレス指定を行ない
アクセスを開始するとともに検出部６ヘビジ一信号を出
力する（ルーチン■）。
。まず、検出部６から出力されるスタート信号によって
制御部２が動作を開始する。検出部６は上記スタート信
号を出力すると同時にビジー信号タイマ６ａとアドレス
信号タイマ６ｂの計時を開始する。制御部２は上記スタ
ート信号により記憶部１に対してアドレス指定を行ない
アクセスを開始するとともに検出部６ヘビジ一信号を出
力する（ルーチン■）。
正常動作時においては、アドレス信号タイマ６ｂが計時
を終了する前にアドレス信号５が検出部６に入力される
ため、アドレス信号タイマ６ｂはリセットされるととも
に再スタートされる（ルーチン■）。
を終了する前にアドレス信号５が検出部６に入力される
ため、アドレス信号タイマ６ｂはリセットされるととも
に再スタートされる（ルーチン■）。
つぎに異常が発生すると、すなわちビジー信号が発生し
ているにも拘らずアドレス信号が停止すると、アドレス
信号タイマ６ｂが計時を終了し、異常検出信号が発生す
る。（ルーチン■）。
ているにも拘らずアドレス信号が停止すると、アドレス
信号タイマ６ｂが計時を終了し、異常検出信号が発生す
る。（ルーチン■）。
つぎに制御部６からビジー信号が発生されている最中に
ビジー信号タイマ６ａが計時を終了した場合にも制御部
２が異常動作しているとして、検出部６により異常が検
出される（ルーチン■）。
ビジー信号タイマ６ａが計時を終了した場合にも制御部
２が異常動作しているとして、検出部６により異常が検
出される（ルーチン■）。
ビジー信号タイマ６ａが計時を終了する前にビジー信号
の発生が終了した場合は正常動作である（ルーチン■）
。
の発生が終了した場合は正常動作である（ルーチン■）
。
なお、検出部６によって異常動作が検出された場合には
表示やアラーム音等によって異常を報知したり、制御部
２をリセットする等の処置がなされる。
表示やアラーム音等によって異常を報知したり、制御部
２をリセットする等の処置がなされる。
以上の動作により制御部２の異常動作をより早い時期に
検出することができる。
検出することができる。
なお、本例では音声分析合成回路を例にとったが、これ
に限るものではなく、記憶部にデータのアクセスを行な
う回路であればよい。
に限るものではなく、記憶部にデータのアクセスを行な
う回路であればよい。
［効果］
本発明によれば、アドレス信号により制御部の記憶部に
対するアドレス指定動作の進み具合をチエツクすること
により、制御部の異常動作をいち早く検出することがで
きるので、この異常動作に対して時間の無駄がなく、す
ばやく処置をとることができる。また、メモリの増設に
よって制御部の処理動作時間を長くする場合にも、アド
レスラインの変化周波数は変わらないので、異常検出時
間を変更する必要がなく、このようなメモリの増設に対
し、容易に適応することができる。
対するアドレス指定動作の進み具合をチエツクすること
により、制御部の異常動作をいち早く検出することがで
きるので、この異常動作に対して時間の無駄がなく、す
ばやく処置をとることができる。また、メモリの増設に
よって制御部の処理動作時間を長くする場合にも、アド
レスラインの変化周波数は変わらないので、異常検出時
間を変更する必要がなく、このようなメモリの増設に対
し、容易に適応することができる。
第１図は本発明の一実施例を示したブロック図、第２図
は第１図のブロック図の動作の説明のためのフローチャ
ートである。 １・・・記憶部 ２・・・制御部 ３・・・検出部 以 上 出願人 株式会社 精 工 舎
は第１図のブロック図の動作の説明のためのフローチャ
ートである。 １・・・記憶部 ２・・・制御部 ３・・・検出部 以 上 出願人 株式会社 精 工 舎
Claims (1)
- 【特許請求の範囲】 データが記憶されている記憶部と、 この記憶部にアドレス指定を行なってデータのアクセス
を制御するとともにこのアクセス中はビジー（Ｂｕｓｙ
）信号を発生する制御部と、この制御部からビジー信号
が発生している状態でアドレス信号が一定時間以上発生
しなかったときに異常動作を検出する検出部と、 からなることを特徴とする異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167093A JPH0216645A (ja) | 1988-07-05 | 1988-07-05 | 異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167093A JPH0216645A (ja) | 1988-07-05 | 1988-07-05 | 異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216645A true JPH0216645A (ja) | 1990-01-19 |
Family
ID=15843292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167093A Pending JPH0216645A (ja) | 1988-07-05 | 1988-07-05 | 異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216645A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671151A (en) * | 1979-11-14 | 1981-06-13 | Hitachi Ltd | Anomaly detection system |
| JPS61131135A (ja) * | 1984-11-30 | 1986-06-18 | Tokyo Electric Co Ltd | マイクロプロセツサの暴走検出装置 |
-
1988
- 1988-07-05 JP JP63167093A patent/JPH0216645A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671151A (en) * | 1979-11-14 | 1981-06-13 | Hitachi Ltd | Anomaly detection system |
| JPS61131135A (ja) * | 1984-11-30 | 1986-06-18 | Tokyo Electric Co Ltd | マイクロプロセツサの暴走検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216645A (ja) | 異常検出回路 | |
| JP2737645B2 (ja) | プログラム・デバッグ装置 | |
| US5881018A (en) | Device and method for automatically setting status of dynamic random access memory through control of clock enable signal | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JP2628588B2 (ja) | Ｄｒａｍのリフレッシュ回路 | |
| JP2864861B2 (ja) | 応答信号制御回路 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPH05100900A (ja) | 情報処理装置 | |
| JPS6037936B2 (ja) | 監視装置 | |
| JP2788810B2 (ja) | リフレッシュタイミングチェック回路 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPS6253860B2 (ja) | ||
| JPS6027049B2 (ja) | 論理動作追跡装置 | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH0547200A (ja) | ダイナミツクｒａｍ | |
| JPS63282850A (ja) | 未定義アドレス検出回路 | |
| JPS6166293A (ja) | 主記憶装置 | |
| JPS63172695A (ja) | 電子黒板装置 | |
| KR930010735A (ko) | 보조 메모리 테스트 회로 및 방법 | |
| JPS6256541B2 (ja) | ||
| JPH0520129A (ja) | マイクロプロセツサ監視方式 | |
| JPH01211128A (ja) | マイクロプロセッサにおける事象検出方式 | |
| JPH01263709A (ja) | リセット制御装置 | |
| JPH01180643A (ja) | 障害回避装置 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 |