JPH0216646A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0216646A JPH0216646A JP63167327A JP16732788A JPH0216646A JP H0216646 A JPH0216646 A JP H0216646A JP 63167327 A JP63167327 A JP 63167327A JP 16732788 A JP16732788 A JP 16732788A JP H0216646 A JPH0216646 A JP H0216646A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- programmable controller
- executed
- counter
- counter area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、シーケンスプログラムの実行回数をカウン
トし記憶するプログラマブルコントローラに関するもの
である。
トし記憶するプログラマブルコントローラに関するもの
である。
第６図は従来のプログラマブルコントローラのシステム
構成図で、（１）はプログラミングおよびモニタ機能を
持った周辺機器、（２）はシーケンスプログラムを実行
するプログラムを格納したＲＯＭ 、 （３）はワーク
ＲＡＭ 、 （４）は入力信号を演算部に送る人力部、
（５）はｃｐｕ （演算部）、（８）は演算結果を出
力する出力部である。
構成図で、（１）はプログラミングおよびモニタ機能を
持った周辺機器、（２）はシーケンスプログラムを実行
するプログラムを格納したＲＯＭ 、 （３）はワーク
ＲＡＭ 、 （４）は入力信号を演算部に送る人力部、
（５）はｃｐｕ （演算部）、（８）は演算結果を出
力する出力部である。
従来のプログラマブルコントローラは、上記のように構
成され、周辺機器（１）によってＣＰＩＩ （５）の演
算状態及び動作状態をモニタする。例えば、第７図（ａ
）のようなプログラムの場合、ロードｘＯの立ち上がり
時にデバイスＭＯは１スキヤンだけＯＮするので、第７
図（ｂ）に示すように、モニタのタイミングがａ％ｂの
ときは、デバイスＭＯの状態がＯＦＦ状態として確認さ
れる。
成され、周辺機器（１）によってＣＰＩＩ （５）の演
算状態及び動作状態をモニタする。例えば、第７図（ａ
）のようなプログラムの場合、ロードｘＯの立ち上がり
時にデバイスＭＯは１スキヤンだけＯＮするので、第７
図（ｂ）に示すように、モニタのタイミングがａ％ｂの
ときは、デバイスＭＯの状態がＯＦＦ状態として確認さ
れる。
従来のプログラマブルコントローラは以上のように構成
されているので、立ち上がり時に一回だけ実行する命令
はモニタ間隔にＯＮ、 ＯＦＦされて、命令が実行され
たか否かを確認するのが難しいという問題点があった。
されているので、立ち上がり時に一回だけ実行する命令
はモニタ間隔にＯＮ、 ＯＦＦされて、命令が実行され
たか否かを確認するのが難しいという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、命令が実行されたか否かを記憶できると共
に、その実行回数が記憶できるプログラマブルコントロ
ーラを得ることを目的とする。
れたもので、命令が実行されたか否かを記憶できると共
に、その実行回数が記憶できるプログラマブルコントロ
ーラを得ることを目的とする。
この発明に係るプログラマブルコントローラは、プログ
ラマブルコントローラのメモリ内に°、シーケンスプロ
グラムの各ステップ毎に命令の実行回数をカウントし、
記憶するカウンタエリアを備えたものである。
ラマブルコントローラのメモリ内に°、シーケンスプロ
グラムの各ステップ毎に命令の実行回数をカウントし、
記憶するカウンタエリアを備えたものである。
（作用）
この発明におけるプログラマブルコントローラは、シー
ケンスプログラムの各命令の実行回数をカウントするこ
とにより、命令が実行されたか否かを確認するのが難し
かった命令もその確認が可能となる。
ケンスプログラムの各命令の実行回数をカウントするこ
とにより、命令が実行されたか否かを確認するのが難し
かった命令もその確認が可能となる。
（実施例）
以下、この発明の一実施例を図に基づいて説明する。第
１図において、（１）〜（６）は第６図に示す従来のも
のと同一部分を示し、（７）はシーケンスプログラムの
実行回数を記憶するカウンタエリアである。
１図において、（１）〜（６）は第６図に示す従来のも
のと同一部分を示し、（７）はシーケンスプログラムの
実行回数を記憶するカウンタエリアである。
なお、プログラム実行回数をモニタする場合は、周辺装
置（１）にて実行回数を確認したいプログラムの範囲を
指定し、プログラマブルコントローラ本体のカウンタエ
リア（７）から指定された範囲のメモリの内容を通信装
置を介して周辺装置（１）に読み込み、その結果を周辺
装置のＣＲＴに表示することができる。
置（１）にて実行回数を確認したいプログラムの範囲を
指定し、プログラマブルコントローラ本体のカウンタエ
リア（７）から指定された範囲のメモリの内容を通信装
置を介して周辺装置（１）に読み込み、その結果を周辺
装置のＣＲＴに表示することができる。
上記のように構成されたプログラマブルコントローラの
カウンタエリア（７） は、第３図のように各ステップ
毎にカウンタを持ち、シーケンスプログラムの出力命令
が実行された時に第２図に示すようなそのステップに対
応したカウンタの値が１ずつ加算され、非実行時は無処
理である。
カウンタエリア（７） は、第３図のように各ステップ
毎にカウンタを持ち、シーケンスプログラムの出力命令
が実行された時に第２図に示すようなそのステップに対
応したカウンタの値が１ずつ加算され、非実行時は無処
理である。
従って、第７図（ａ）のように、ロードｘＯの立ち上が
り時に１スキヤンだけ実行するようなプログラムの場合
もカウンタエリアをモニタすることによって命令が実行
されたか否かを確認することができる。
り時に１スキヤンだけ実行するようなプログラムの場合
もカウンタエリアをモニタすることによって命令が実行
されたか否かを確認することができる。
これをさらに第４．５図に基づいて詳細に説明すると、
第７図（ａ）のようなシーケンスプログラムを実行する
場合、まずＣＰＵ （５）はＯステップの命令ＬＤＸＯ
を実行する。その時第５図（ｂ）のＬＤ命令の処理を行
う、この場合、ＬＤＸＯにより、ＣＰＵ （５）のある
レジスタにｘＯの内容（第５図（ａ）参照）（ＯＮかＯ
ＦＦか）が書かれるので、その内容がＯＮかＯＦＦかを
判断する（第５図（ｂ）Ｓｌ）、ＯＮの場合は、０ステ
ツプのフラグをＯＮにしく第５図（ｂ）Ｓ２）、実行ス
テップ（この場合は０）のカウンタの内容を＋ｔする（
４５図（ｂ）５３）。そして、命令コードに、その命令
が何ステップ命令かが書かれているので、そのステップ
数を現在のステップにプラスして処理を戻す。
第７図（ａ）のようなシーケンスプログラムを実行する
場合、まずＣＰＵ （５）はＯステップの命令ＬＤＸＯ
を実行する。その時第５図（ｂ）のＬＤ命令の処理を行
う、この場合、ＬＤＸＯにより、ＣＰＵ （５）のある
レジスタにｘＯの内容（第５図（ａ）参照）（ＯＮかＯ
ＦＦか）が書かれるので、その内容がＯＮかＯＦＦかを
判断する（第５図（ｂ）Ｓｌ）、ＯＮの場合は、０ステ
ツプのフラグをＯＮにしく第５図（ｂ）Ｓ２）、実行ス
テップ（この場合は０）のカウンタの内容を＋ｔする（
４５図（ｂ）５３）。そして、命令コードに、その命令
が何ステップ命令かが書かれているので、そのステップ
数を現在のステップにプラスして処理を戻す。
次に１ステツプの命令がＰＬＳであるため、第５図（Ｃ
）のＰＬＳ命令の処理を行う。尚、ＰＬＳ命令は、条件
がＯＦＦからＯＮに変化した時のみ実行される命令であ
る。 ＰＬＳ命令は、前回実行した時のフラグ（初回は
ＯＦＦ ）から現在の入力条件の変化を比べる。この場
合、フラグの内容がＯＦＦであり、現在の入力条件がＯ
Ｎのため（第５図（ｃ）Ｓ５）、フラグがＯＦＦからＯ
Ｎへの変化であるため、デバイスＭＯがＯＮシ（第５図
（ｃ）Ｓ６）、実行ステップ（この場合はＯ）のカウン
タを＋１する（第５図（ｃ）Ｓ７）。
）のＰＬＳ命令の処理を行う。尚、ＰＬＳ命令は、条件
がＯＦＦからＯＮに変化した時のみ実行される命令であ
る。 ＰＬＳ命令は、前回実行した時のフラグ（初回は
ＯＦＦ ）から現在の入力条件の変化を比べる。この場
合、フラグの内容がＯＦＦであり、現在の入力条件がＯ
Ｎのため（第５図（ｃ）Ｓ５）、フラグがＯＦＦからＯ
Ｎへの変化であるため、デバイスＭＯがＯＮシ（第５図
（ｃ）Ｓ６）、実行ステップ（この場合はＯ）のカウン
タを＋１する（第５図（ｃ）Ｓ７）。
次に、ＬＤ命令と同様、命令コード内に、ＰＬＳ命令が
何ステップ命令であるかが書かれているので（ＰＬＳ命
令は３）、そのステップ数を現在のステップにプラスし
て（３＋１）処理を戻す。最後にＥＮＤ命令の時は実行
ステップ（この場合は４）のカウンタを＋１し、ステッ
プ番号をＯにして処理を戻す。
何ステップ命令であるかが書かれているので（ＰＬＳ命
令は３）、そのステップ数を現在のステップにプラスし
て（３＋１）処理を戻す。最後にＥＮＤ命令の時は実行
ステップ（この場合は４）のカウンタを＋１し、ステッ
プ番号をＯにして処理を戻す。
このようにして、ＣＰＵ （５１は命令が実行されたか
を判断している。
を判断している。
以上のようにこの発明によれば、システムの中にカウン
タエリアを設けたので、命令が実行されたか否かを確認
するのが難しかった命令も容易に確認できるという効果
がある。
タエリアを設けたので、命令が実行されたか否かを確認
するのが難しかった命令も容易に確認できるという効果
がある。
第１図はこの発明の一実施例を示すプログラマブルコン
トローラのシステム構成図、第２図は上記実施例におけ
るカウント動作のフローチャート、第３図はカウンタエ
リアの詳細図、第４図と第５図（ａ）〜（ｄ）はｃｐｕ
の制御を説明する説明図と動作フローチャート、第６図
は従来のシステム構成図、第７図（ａ）、（ｂ）は簡単
なプログラム例とそのタイミングチャートである。 図中、（５）はｃｐｕ 、 （７）はカウンタエリア
。 なお、各図中、同一符号は同−又は相当部分を示す。
トローラのシステム構成図、第２図は上記実施例におけ
るカウント動作のフローチャート、第３図はカウンタエ
リアの詳細図、第４図と第５図（ａ）〜（ｄ）はｃｐｕ
の制御を説明する説明図と動作フローチャート、第６図
は従来のシステム構成図、第７図（ａ）、（ｂ）は簡単
なプログラム例とそのタイミングチャートである。 図中、（５）はｃｐｕ 、 （７）はカウンタエリア
。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- プログラマブルコントローラのメモリ内に、シーケンス
プログラムの各ステップ毎に命令の実行回数をカウント
し、記憶するカウンタエリアを備えたことを特徴とする
プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167327A JPH0216646A (ja) | 1988-07-05 | 1988-07-05 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167327A JPH0216646A (ja) | 1988-07-05 | 1988-07-05 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216646A true JPH0216646A (ja) | 1990-01-19 |
Family
ID=15847691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167327A Pending JPH0216646A (ja) | 1988-07-05 | 1988-07-05 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216646A (ja) |
-
1988
- 1988-07-05 JP JP63167327A patent/JPH0216646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| US4722043A (en) | Control system with changable time-shared execution of ladder and non-ladder programs | |
| JPH0216646A (ja) | プログラマブルコントローラ | |
| JPH0827645B2 (ja) | プログラマブルコントロ−ラ | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2902888B2 (ja) | プログラマブルコントローラ | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH04174008A (ja) | 動作確認機能付シーケンスコントローラ | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH0720721Y2 (ja) | プログラマブルコントローラのプログラマ | |
| JPH04235604A (ja) | プログラマブルコントローラ | |
| JPH07104664A (ja) | プログラマブルコントローラ | |
| JPH04275603A (ja) | プログラマブル・コントローラ | |
| JPH0462093B2 (ja) | ||
| JPH04230533A (ja) | 割込制御回路 | |
| JPS61286936A (ja) | ステップ動作制御方式 | |
| JPH0193270A (ja) | 予約データ処理用集積回路 | |
| JPS58221448A (ja) | マイクロコンピユ−タ | |
| JPH02171802A (ja) | プログラマブルコントローラ | |
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPH02226307A (ja) | 数値制御装置 | |
| JPS6285348A (ja) | シグナルプロセツサの自己監視回路 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS63310007A (ja) | デ−タ格納制御装置 |