JPH0216647A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ マイクロプログラム制御方式をとる情報処理装置に関し
、 マイクロプログラム異常時においてもメインメモリ等の
ダンプ採取が行えるようにすることを目的とし、 マイクロプログラム制御方式をとり、ＣＰＵに対してリ
セット指示及びダンプ採取指示を行うオペレーションパ
ネルを具備する情報処理装置において、前記オペレーシ
ョンパネル内にリセット指示及びダンプ採取指示を記憶
するリセット・ダンプ要求フラグを設け、これらの指示
が行われた場合、システムをリセット状態にすると共に
、ＲＯＭによるリセット処理を開始し、そのリセット処
理の中で前記リセット・ダンプ要求フラグをチェックし
、これら指示が行われていた場合には、リセット処理の
中でメモリイニシャライズ等の通常処理を回避し、外部
記憶装置内に格納されているダンププログラムをローデ
ィングし、該ダンププログラムによりシステム情報を外
部記憶装置のダンプ格納域に対しダンプ出力を可能とす
ることにより、メモリ内容等のダンプ採取を確実に行う
ように構成する。

［産業上の利用分野］ 本発明はマイクロプログラム制胛方式をとる情報処理装
置に関する。

［従来の技術〕 第４図は従来の情報処理装置のシステム構成及びデータ
の流れを示す図、第５図はシステムの立ち上げからダン
ス採取までの処理の流れを示すフローチャートである。

先ず、第４図のシステム構成について説明する。システ
ムストレージ（８８）１はシステムのメインメモリであ
り、通常Ｏ８又はアプリケーションプログラム等がロー
ディングされ、動作するメモリである。ＣＰＵ２はシス
テムの中心に位置し、システム内のデータの流れ及び処
理の流れ等システム全体を制御している。ＣＰＵ２の内
部には、ＳＳ１とは別にＲＯＭ２ａ及びコントロールス
トレージ（Ｏ８）２ｂ等のローカルなメモリを内蔵して
いる。ＲＯＭ２ａはシステム立ち上げ時に最初に動作す
る部分であり、通常ＣＰＬＩ２本体の初期診断、メイン
メモリ（８８）１の初期設定及びマイクロプログラムを
ローディングするためのローダ３ａを外部記憶装置３か
ら読込み、制御を渡す等の処理を行っている。外部記憶
装置３としては、例えばＤＡＳＤが用いられる。

コントロールストレージ２ｂは、ローダ３ａにより外部
記憶装置３からマイクロプログラム３ｂが読込まれるロ
ーカルメモリであり、以降該ｃｓ２ｂ上でマイクロプロ
グラム３ｂが動作することにより、ＣＰｔＪ２を制御す
る。オペレーションパネル４は、オペレータがシステム
に対しである処理を要求するためのものであり、例えば
ダンプ要求又はシステムリセット要求等の機能がある。

また、その内部にはＲＡＭ（図示せず）が内蔵されてお
り、ＣＰＵ２とのインタフェースに利用されている。

外部記憶装置３は、システムの外部記憶装置としてロー
ダ３ａ、マイクロプログラム３ｂ及びＯ８（オペレーテ
ィングシステム＞３ｃ等のプログラムが格納されており
、ダンプ出力媒体として利用される。従って、その内部
にはダンプ格納域３ｄが設けられている。フロッピーデ
ィスク５は、−時的な外部記憶装置として利用される。

これらのシステムにおいて１、システム立ち上げからダ
ンプ採取までを第５図を用いて説明する。

先ず、システムの電源投入直後又はオペレーションパネ
ル４からのリセット指示によりシステムはリセット状態
になる。次にＲＯＭ２ａに制御が移り、ＣＰＵ２の初期
診断及びｓｓｌのイニシャライズを行い（ステップ１）
、Ｒ後に外部記憶装置３からマイクロプログラム３ｂを
ローディングするためのローダ３ａｅＳＳ１に読込み（
ステップ２゜処理■）、ローダ３ａに制御を移す。ロー
ダ３ａは、マイクロプログラム３ｂを外部記憶装置３か
らＣ８２ｂに読込み（ステップ３゜処理■）、マイクロ
プログラム３ｂに制御を移す。以降、マイクロプログラ
ム３ｂはＳ８１上に０８３ｃを外部記憶装置３から読込
み（ステップ４゜処理■）、通常運転に入る（ステップ
５）。

この状態で、何らかの原因（プログラム、ハード異常又
はオペレーションパネル４からの要求等）によりダンプ
要求が発生した場合（ステップ６）、マイクロプログラ
ム３ｂの制御によりＳＳ１の内容及びＣ８２ｂの内容を
外部記憶装置３のダンプ格納［３ｄに出力することによ
りダンプ採取が終了する（ステップ７゜処理■）。

［発明が解決しようとする課題］ しかしながら、前記したようなダンプ制御が可能となる
ためには、Ｃ８２ｂ内のマイクロプログラム３ｂが正常
に動作していることが前提条件である。若し、マイクロ
プログラム異常（例えばマイクロループ又はマイクロ停
止等）があった場合には、ダンプが採取できなくなると
いう問題がある。また、マイクロプログラム異常からシ
ステムを回避するためには、リセット指示をオペレーシ
ョンパネル４から入力することにより可能であるが、リ
セットすると再びＲＯＭ２ａに制御が移り、メモリ等を
イニシャライズしてしまうため、情報が採取できないと
いう不具合が生じる。

本発明はこのような課題に鑑みてなされたものであって
、マイクロプログラムに異常が生じてもダンプ採取がで
きる情報処理装置を提供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理構成図である。第４図と同一のも
のは、同一の符号を付して示す。図において、４ａはリ
セット及びダンプ要求があったことを記憶するリセット
・ダンプ要求フラグ、３ｅはマイクロプログラム３ｂの
代わりにメモリ等のダンス処理を行うダンププログラム
である。リセッ１〜・ダンプ要求フラグ４ａはオペレー
ションパネル４内に設けられ、ダンププログラム３ｅは
外部記憶装置３内に設けられている。リセット・ダンプ
要求フラグ４ａはＲＯＭ２ａにより読出すことができる
ようになっている。そして、ダンププログラム３ｅはシ
ステムストレージ１内に読込まれるようになっている。

［作用］ オペレーションパネル４からダンプ要求又はリセット要
求が出された場合、リセット・ダンプ要求フラグ４ａを
オンにする。そして、通常のリセットと同じ要求をＣＰ
ｔＪ２に出す。これによりＣＰＵ２はリセット状態にな
るが、ＲＯＭ２ａの制御において、メモリイニシャライ
ズを行う前に、オペレーションパネル４内のダンプ要求
フラグをチェックすることにより、当該フラグがオンの
場合はメモリイニシャライズを行わず、更に外部記憶装
置３内のローダをローディングするのでなく、ダンププ
ログラム３ｅｅＳＳ１に読込む。このダンププログラム
３ｅによりＳＳ１及び０８２ｂを外部記憶装置３内のダ
ンプ格納域３ｄに格納することができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の動作を示すフローチャートである。先
ず、システムの電源投入直後又はオペレーションパネル
４からのリセット指示によりシステムはリセット状態に
なる。次にダンプ要求があるかどうかチェック・する（
ステップ１）。ダンプ要求があるかどうかはリセット・
ダンプ要求フラグがオンになっているかどうかで判断す
る。リセット・ダンプ要求フラグがオフの場合には、第
５図に示すフローと同様の処理を行う。即ち、次にＲＯ
Ｍ２ａに制御が移り、ＣＰＵ２の初期診所及びＳＳ１の
イニシャライズを行い（ステップ２）、最優に外部記憶
装置３からマイクロプログラム３ｂをローディングする
ためのローダ３ａをＳＳ１に読込み（ステップ３゜処理
■）、ローダ３ａに制御を移す。

ローダ３ａは、マイクロプログラム３ｂを外部記憶装置
３から０８２ｂに読込み（ステップ４゜処理■）、マイ
クロプログラム３ｂに制御を移す。

以降、マイクロプログラム３ｂはＳ８１上に０８３０を
外部記憶装置３から読込み（ステップ５゜処理■）、通
常運転に入る（ステップ６）。通常運転中にマイクロプ
ログラム３ｂに異常が発生するとくステップ７）、リセ
ット状態に戻る。

ステップ１で、ダンプ要求フラグがオンになっていたら
、ＣＰＵ２は各メモリをリセットすることをせずダンプ
プログラム３ｅをＳＳ１に読込み（ステップ８゜処理■
）、Ｃ８２ｂの内容、Ｓ８１の内容を外部記憶装置３又
はフロッピーディスク５に格納する。このようにしてマ
イクロプログラム異常時においてもダンプ採取を行うこ
とができる。

第３図はシステム全体の動作を示すフローチャートで、
ＣＰＵ側とオペレーションパネル（監視装置）側の動作
を示している。先ず、オペレーションパネル側では、ｃ
ｐｕへの監視割込みを行う（ステップ１）。一方、ｃｐ
ｕ側ではＣＰｔＪ監視があるかどうかをチェックしてお
り（ステップ１１　）　、ＣＰＬＪ監視割込みがあった
場合にはＣＰＬＩ監視応答を出力する（ステップ１２）
。オペレーションパネル側では、ＣＰＵ監視応答がある
かどうかをチェックしくステップ２）、応答がない場合
には、時間監視タイムアウトが発生したかどうかをチェ
ックする（ステップ３）。

タイムアウトが発生した場合には、リセット・ダンプフ
ラグをオンにする（ステップ４）。しかる後、自動リセ
ットかオペレータによるリセットかをチェックしくステ
ップ５）、オペレータによるリセットの場合にはオペレ
ータの指示があるかどうかチェックする（ステップ６）
。自動的に又はオペレータの指示によるＣＰＵリセット
指示があったら（ステップ７）　、ＣＰｔＪ側ではリセ
ット・ダンプフラグがオンかどうかチェックしくステッ
プ２１）、オンの場合には前述したようなダンプ処理を
行い（ステップ２２）、そうでない場合には通常のリセ
ット処理を行う（ステップ２３）。

［発明の効果］ 以上詳細に説明したように、本発明によればオペレーシ
ョンパネル側にリセット又はダンプ依頼があったことを
示すリセット・ダンプ要求フラグを設けておき、リセッ
ト要求の際にＣＰＵでは、先ずこのフラグを読みに行き
、オンの場合にはメモリをリセットすることなくダンプ
プログラムを実行させることにより、マイクロプログラ
ム異常時においてもメインメモリ等のダンプ採取が行え
るようにすることができる情報処理装置を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の動作を示すフローチャート、第３図は
システム全体の動作を示すフローチャート、 第４図は従来装置のシステム構成及びデータの流れを示
す図、 第５図はシステムの立上げからダンプ採取までの処理の
流れを示すフローチャートである。 第１図において、。 １はシステムストレージ、 ２はＣＰＵ。 ２ａはＲＯＭ。 ２ｂはＣ８１ ３は外部記憶装置、 ３ａはローダ、 ３ｂはマイクロプログラム、 ３ＣはＯ８゜ ３ｄはダンプ領域、 ３ｅはダンププログラム、 ４はオペレーションパネル、 ４ａはリセット・ダンプ要求フラグ、 ５はフロッピーディスクである。

Claims (1)

1. 【特許請求の範囲】 マイクロプログラム制御方式をとり、ＣＰＵ（２）に対
   してリセット指示及びダンプ採取指示を行うオペレーシ
   ョンパネル（４）を具備する情報処理装置において、 前記オペレーションパネル（４）内にリセット指示及び
   ダンプ採取指示を記憶するリセット・ダンプ要求フラグ
   （４ａ）を設け、 これらの指示が行われた場合、システムをリセット状態
   にすると共に、ＲＯＭ（２ａ）によるリセット処理を開
   始し、 そのリセット処理の中で前記リセット・ダンプ要求フラ
   グ（４ａ）をチェックし、これら指示が行われていた場
   合には、リセット処理の中でメモリイニシャライズ等の
   通常処理を回避し、 外部記憶装置（３）内に格納されているダンププログラ
   ム（３ｅ）をローディングし、 該ダンププログラム（３ｅ）によりシステム情報を外部
   記憶装置（３）のダンプ格納域（３ｄ）に対しダンプ出
   力を可能とすることにより、メモリ内容等のダンプ採取
   を確実に行うように構成したことを特徴とする情報処理
   装置。