JPH02174183A - センサおよびその信号処理回路の実装構造 - Google Patents
センサおよびその信号処理回路の実装構造Info
- Publication number
- JPH02174183A JPH02174183A JP33056688A JP33056688A JPH02174183A JP H02174183 A JPH02174183 A JP H02174183A JP 33056688 A JP33056688 A JP 33056688A JP 33056688 A JP33056688 A JP 33056688A JP H02174183 A JPH02174183 A JP H02174183A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- sensor
- processing circuit
- substrate
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、センサおよびその信号処理回路の基板への実
装構造に関する。
装構造に関する。
〈従来の技術〉
センサおよびその信号処理回路の実装構造としては、第
５図に示すように、フラットな基板５１の片面側にセン
サチップ５２および信号処理回路用のＩＣチップ５３ａ
、５３ｂをフリップチップ法等により実装した構造のも
のが一般的である。
５図に示すように、フラットな基板５１の片面側にセン
サチップ５２および信号処理回路用のＩＣチップ５３ａ
、５３ｂをフリップチップ法等により実装した構造のも
のが一般的である。
そして、従来、この構造のものを、第６図に示すように
、センサチップ５２の幅分シフトして階段状に積み重ね
て、全体として大規模の面センサユニットを構成してい
る。
、センサチップ５２の幅分シフトして階段状に積み重ね
て、全体として大規模の面センサユニットを構成してい
る。
〈発明が解決しようとする課題〉
ところで、第６図に示す面センサユニットによると、各
基板５１・・・５１それぞれの間隔が狭いため、各ｒｃ
チップ５３ａ・５３ａ、５３ｂ＝・５３ｂの放熱効率が
非常に悪いという問題があった。
基板５１・・・５１それぞれの間隔が狭いため、各ｒｃ
チップ５３ａ・５３ａ、５３ｂ＝・５３ｂの放熱効率が
非常に悪いという問題があった。
本発明の目的は、大規模の面センサユニットを構成する
場合でも、各信号処理回路の放熱効率を高めることので
きる、センサおよびその信号処理回路の実装構造を提供
することにある。
場合でも、各信号処理回路の放熱効率を高めることので
きる、センサおよびその信号処理回路の実装構造を提供
することにある。
〈課題を解決するための手段〉
本発明は、センサおよびその信号処理回路の基板への実
装構造であって、基板を第１の平板とその第１の平板に
対して略垂直に延び第２の平板とから形成し、その基板
の第１の平板上にセンサを実装し、かつ、そのセンサの
信号処理回路を第２の平板上に実装したことを特徴とし
ている。
装構造であって、基板を第１の平板とその第１の平板に
対して略垂直に延び第２の平板とから形成し、その基板
の第１の平板上にセンサを実装し、かつ、そのセンサの
信号処理回路を第２の平板上に実装したことを特徴とし
ている。
く作用〉
例えば第１図に示すように、信号処理回路３ａ。
３ｂはセンサ２の実装面に対して略垂直に実装されるこ
とになり、これにより、大規模の面センサユニットを構
成する場合でも、第２図に示すように、各信号処理回路
３ａ・・・３ａ、３ｂ・・・３ｂの周辺スペースを広く
することができる。
とになり、これにより、大規模の面センサユニットを構
成する場合でも、第２図に示すように、各信号処理回路
３ａ・・・３ａ、３ｂ・・・３ｂの周辺スペースを広く
することができる。
〈実施例〉
本発明の実施例を、以下、図面に基づいて説明する。
第１図は本発明実施例の構造を示す側面図である。
セラミック製の基板１はＴ字型の断面形状で紙面と直交
する方向に延びている。
する方向に延びている。
この基Ｆｉ１の水平部１ａの上面には、フリップチップ
法によりセンサチップ２が複数個、基板１の延びる方向
に一列に配列されており、また、垂直部１ｂの両側面に
は同様に信号処理回路用のＩＣチップ３ａ、３ｂがセン
サチップ２に対応して一列に配列されている。
法によりセンサチップ２が複数個、基板１の延びる方向
に一列に配列されており、また、垂直部１ｂの両側面に
は同様に信号処理回路用のＩＣチップ３ａ、３ｂがセン
サチップ２に対応して一列に配列されている。
センサチップ２の各ハンダバンプ２ａ・・・２ａと導通
する基板水平部１ａ表面上の導体パターン（図示せず）
は、それぞれスルーホールにより基板１の壁体を貫通し
てその裏面に導かれており、このセンサチップ側の導体
パターンと、基板１の垂直部１ｂの両側面上に形成され
たＩＣチップ側の導体パターン（図示せず）とを電気的
に接続すべく、ＡＩ折り曲げ配線基板４．４が基板１の
コーナ部にそれぞれフリップチップ法により実装されて
いる。
する基板水平部１ａ表面上の導体パターン（図示せず）
は、それぞれスルーホールにより基板１の壁体を貫通し
てその裏面に導かれており、このセンサチップ側の導体
パターンと、基板１の垂直部１ｂの両側面上に形成され
たＩＣチップ側の導体パターン（図示せず）とを電気的
に接続すべく、ＡＩ折り曲げ配線基板４．４が基板１の
コーナ部にそれぞれフリップチップ法により実装されて
いる。
ここで、ＡＩ折り曲げ配線基板４は、公知のもので、現
状では両面配線のものはなく、片面配線でそのピッチ１
００μｍ程度であるが、片面２ Ｎ 構造とすることで
配線ピンチを５０μｍ程度にすることが可能なことから
、センサチップ等の実装基板の配線パターンのピンチが
５０μｍ程度の高密度実装については充分に対応できる
。
状では両面配線のものはなく、片面配線でそのピッチ１
００μｍ程度であるが、片面２ Ｎ 構造とすることで
配線ピンチを５０μｍ程度にすることが可能なことから
、センサチップ等の実装基板の配線パターンのピンチが
５０μｍ程度の高密度実装については充分に対応できる
。
以上のような実装構造とすることにより、第２図に示す
ように、各センサチップ２・・・２が同一の平面上に並
ぶ大規模の面センサユニ・ノドを構成することができる
。しかも、信号処理回路用のＩｃチップ３ａ、３ｂが実
装された部分の基板１それぞれの間隔は非常に広く、各
ＩＣチ・ノブ３ ａ、３ ｂの放熱効率は良い。
ように、各センサチップ２・・・２が同一の平面上に並
ぶ大規模の面センサユニ・ノドを構成することができる
。しかも、信号処理回路用のＩｃチップ３ａ、３ｂが実
装された部分の基板１それぞれの間隔は非常に広く、各
ＩＣチ・ノブ３ ａ、３ ｂの放熱効率は良い。
第３図は他の実施例の構造を示す側面図である。
この例では、先の実施例と同様に、Ｔ字型の基板３１に
センサチップ３２および信号処理回路用のＩＣチップ３
３ａ、３３ｂを実装している。その両者の導体パターン
間における電気的な接続には、４枚のＡＩ折り曲げ配線
基板３４ａ、３４ｂを用いており、これにより、第１図
の実施例よりも高密度の実装に対応できる構造となって
いる。
センサチップ３２および信号処理回路用のＩＣチップ３
３ａ、３３ｂを実装している。その両者の導体パターン
間における電気的な接続には、４枚のＡＩ折り曲げ配線
基板３４ａ、３４ｂを用いており、これにより、第１図
の実施例よりも高密度の実装に対応できる構造となって
いる。
なお、この例においても、ＩＣチップ３３ａ、３３ｂが
実装された部分の基板３１それぞれの間隔は広く、各ｒ
ｃチップ３３ａ、３３ｂの放熱効率は良い。
実装された部分の基板３１それぞれの間隔は広く、各ｒ
ｃチップ３３ａ、３３ｂの放熱効率は良い。
第４図は他の実施例の構造を示す側面図である。
この例では、基板４１をＬ字状に折り曲げ、その−辺の
上面にセンサチップ４２を、他辺の両側面に信号処理回
路用のＩＣチップ４３ａ、４３ｂを、それぞれ実装して
いる。そして、センサチップ４２およびＩＣチップ４３
ａ、４３ｂの両者の導体パターン間における電気的な接
続に、４枚のＡ１折り曲げ配線基板４４ａ、４４ｂ、４
４ｃおよび４４ｄを用いており、第３図の実施例と同様
により高密度の実装に対応できる構造となっている。な
お、この例においても、ＩＣチップ４３ａ。
上面にセンサチップ４２を、他辺の両側面に信号処理回
路用のＩＣチップ４３ａ、４３ｂを、それぞれ実装して
いる。そして、センサチップ４２およびＩＣチップ４３
ａ、４３ｂの両者の導体パターン間における電気的な接
続に、４枚のＡ１折り曲げ配線基板４４ａ、４４ｂ、４
４ｃおよび４４ｄを用いており、第３図の実施例と同様
により高密度の実装に対応できる構造となっている。な
お、この例においても、ＩＣチップ４３ａ。
４３ｂが実装された部分の基板４１それぞれの間隔は広
く、各ＩＣチップ３３ａ、３３ｂの放熱効率は良い。
く、各ＩＣチップ３３ａ、３３ｂの放熱効率は良い。
なお、将来、ＡＩ折り曲げ配線基板に両面配線やスルー
ホール配線等を形成できるようになれば、各実施例にお
けるＡ１折り曲げ配線基板の枚数を１枚にすることも可
能で、さらに、Ｔ字型もしくはＬ字型の基板１，３１．
４１そのものをＡＩ折り曲げ配線基板によって作製する
ことも可能である。
ホール配線等を形成できるようになれば、各実施例にお
けるＡ１折り曲げ配線基板の枚数を１枚にすることも可
能で、さらに、Ｔ字型もしくはＬ字型の基板１，３１．
４１そのものをＡＩ折り曲げ配線基板によって作製する
ことも可能である。
〈発明の効果〉
以上説明したように、本発明によれば、信号処理回路が
センサの実装面に対して略垂直に実装されるよう構成し
たから、大規模の面センサユニットを構成するに当り、
各信号処理回路の周辺スペスを広くすることができ、各
信号処理回路の放熱効率が従来に比して高くなる。さら
に、各センサを同一の平面上に並べることも可能になる
。
センサの実装面に対して略垂直に実装されるよう構成し
たから、大規模の面センサユニットを構成するに当り、
各信号処理回路の周辺スペスを広くすることができ、各
信号処理回路の放熱効率が従来に比して高くなる。さら
に、各センサを同一の平面上に並べることも可能になる
。
第１図は本発明の実施例の構造を示す側面図、第２図は
第１図の実施例により構成した大規模の面センサユニッ
トの構造を示す側面図である。 第３図および第４図は、それぞれ本発明の他の実施例の
構造を示す側面図である。 第５図は従来の一般的な実装構造を示す側面図、第６図
は従来の大規模の面センサユニットの構造を示す側面図
である。 １・・・基板 ２・・・センサチップ ３ａ、３ｂ・・・信号処理回路用のｒｃチップ４・・・
Ａ１折り曲げ配線基板
第１図の実施例により構成した大規模の面センサユニッ
トの構造を示す側面図である。 第３図および第４図は、それぞれ本発明の他の実施例の
構造を示す側面図である。 第５図は従来の一般的な実装構造を示す側面図、第６図
は従来の大規模の面センサユニットの構造を示す側面図
である。 １・・・基板 ２・・・センサチップ ３ａ、３ｂ・・・信号処理回路用のｒｃチップ４・・・
Ａ１折り曲げ配線基板
Claims (1)
- センサおよびその信号処理回路の基板への実装構造であ
って、基板を第１の平板とその第１の平板に対して略垂
直に延びる第２の平板とから形成し、その第１の平板上
にセンサを実装し、かつ、そのセンサの信号処理回路を
上記第２の平板上に実装したことを特徴とする、センサ
およびその信号処理回路の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33056688A JPH02174183A (ja) | 1988-12-26 | 1988-12-26 | センサおよびその信号処理回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33056688A JPH02174183A (ja) | 1988-12-26 | 1988-12-26 | センサおよびその信号処理回路の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174183A true JPH02174183A (ja) | 1990-07-05 |
Family
ID=18234080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33056688A Pending JPH02174183A (ja) | 1988-12-26 | 1988-12-26 | センサおよびその信号処理回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174183A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2774514A1 (fr) * | 1997-12-11 | 1999-07-30 | Alcatel Alsthom Cie Generale Delectricite | Module de generateurs electrochimiques cylindriques |
-
1988
- 1988-12-26 JP JP33056688A patent/JPH02174183A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2774514A1 (fr) * | 1997-12-11 | 1999-07-30 | Alcatel Alsthom Cie Generale Delectricite | Module de generateurs electrochimiques cylindriques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58159360A (ja) | 半導体装置 | |
| US6534872B1 (en) | Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging | |
| US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
| US7180182B2 (en) | Semiconductor component | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| JPH02174183A (ja) | センサおよびその信号処理回路の実装構造 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH09186424A (ja) | プリント回路基板 | |
| JP2694880B2 (ja) | Ｉｃカード | |
| JP3101000B2 (ja) | 接合用バンプ形成方法 | |
| JPS6057999A (ja) | 多層配線板 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPS6334969A (ja) | 半導体記憶装置 | |
| JPH0636593Y2 (ja) | 複合集積回路装置 | |
| JPH056683Y2 (ja) | ||
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPS62274695A (ja) | 多層配線基板 | |
| JPH0425091A (ja) | 半導体素子ユニット | |
| JPH03157963A (ja) | 半導体集積回路用パッケージ |