JPH02177349A - 半導体装置用容器 - Google Patents

半導体装置用容器

Info

Publication number
JPH02177349A
JPH02177349A JP63334803A JP33480388A JPH02177349A JP H02177349 A JPH02177349 A JP H02177349A JP 63334803 A JP63334803 A JP 63334803A JP 33480388 A JP33480388 A JP 33480388A JP H02177349 A JPH02177349 A JP H02177349A
Authority
JP
Japan
Prior art keywords
container
cap
ring
semiconductor device
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63334803A
Other languages
English (en)
Other versions
JP2725337B2 (ja
Inventor
Osamu Sato
修 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63334803A priority Critical patent/JP2725337B2/ja
Publication of JPH02177349A publication Critical patent/JPH02177349A/ja
Application granted granted Critical
Publication of JP2725337B2 publication Critical patent/JP2725337B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate

Landscapes

  • Die Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用容器に関し、特にキャップが封止
材を用いて封止される半導体装置用容器に関する。
〔従来の技術〕
通常、半導体装置用容器のキャップ封止は封止材として
金−錫共晶ろうのような金糸ろう材を用いて行なわれて
いる。このように金糸ろう材を使用するためには封止部
に金めつきを施す必要がある。封止部に金めつきを施す
なめに、従来、第5図に示すように封止部8と内部メタ
ライズ層4とをスルーホール3を介して導通させている
。
〔発明が解決しようとする課題〕
ところが上述したように封止部と内部メタライズ層とを
スルーホールにより導通するものではキャップ封止を行
なう際にろう材5がスルーホールを伝わって内部に流れ
込み、第6図に示すように内部メタライズM4にボンデ
ィングされた金ワイヤ9を溶かし、このために断線を起
こし易いという欠点があった。
また、内部へのろう材の流れ込みを防止するなめに封止
部とメタライズ層との導通を容器外部にとるものく第7
図)も行われているが、このような容器では封止の際に
ろう材が外部に流れ出し。
外観を損なうという欠点があった。
〔課題を解決するための手段〕
本発明は、半導体素子を収納するキャビティを有し、キ
ャップが封止材を用いて封止される半導体装置用容器に
おいて、キャップ封止部に前記キャビティの外形より小
さい穴を有するリングが設けられているというものであ
る。
〔実施例〕
次に本発明の実施例につき図面を参照して詳細に説明す
る。
第1図は本発明の一実施例の斜視図、第2図はそのx−
x’線断面図である。
この半導体装置用容器ではキャップ封止部と内部メタラ
イズ層4がスルーホール3にて導通されているのは第5
図の従来例と同様であるが、キャップ封止部にはm壁の
内側に突出する形状の42合金製のリング2(キャビテ
ィの外形より小さな穴を有している)が銀ろうで接合さ
れている。
この半導体装置用容器がキャップ封止された状態を断面
図で示したものが第3図である。第3図に示すようにこ
のような形状の容器では側壁より内側に突出したリング
が堤防となり、スルーホールを伝わってろう材5 (A
u−3n)が内部メタライズパターンまで流れるのを防
止する。
従来の構造の容器と本発明による構造の容器との内部へ
のろう流れ発生数を比較した実験結果を表に示す。
次に本発明の第2の′実施例につき図面を参照して説明
する。
第7図の従来例では4個の側壁のうち2個が金属ででき
ており、これがセラミックと銀−銅ろう材等によりろう
付され、容器を形成している。このような構造の容器に
おいても第1の実施例と同様、側壁を伝わってキャップ
封止時のろう材が容器内部に流れ込む恐れがある。さら
に、このような容器においては金属側壁とセラミックと
をろう付する際の位置ずれ等によりキャップ封止部に段
差を生じ、キャップ封止の際に気密不良を生じ易い。
そこで第4図においてはキャップ封止部に側壁の内側に
突出する形状のリングを設けている。このリングを設け
ることにより第1の実施例と同様、キャップ封止時の内
部へのろう流れを防止できる。また、リングによりキャ
ップ封止部の段差がなくなるため、キャップ封止後の気
密不良を防止することができる。
〔発明の効果〕
以上説明したように、本発明はキャップ封止部に容器内
部の側壁により内側に突出する形状のリングを設けるこ
とによりキャップの封止材が容器内部に流れ込むのを防
ぐことができ、半導体装置の歩留まりが向上する効果が
ある。
なお、実施例においてはキャップ封止を金錫ろう材によ
り封止する例について説明したが、他の封止材、例えば
低融点ガラス等を用いて封止する場合においても本発明
により内部への封止材の流れ込みを防止する同様の効果
が得られることは明らかである。
【図面の簡単な説明】
第1図は本発明の第1の実施例の斜視図、第2図は第1
図のx−x′線断面図、第3図は第1図の半導体容器に
キャップ封止した状態を示す断面図、第4図は本発明の
第2の実施例の斜視図、第5図は従来の半導体装置用容
器の断面図、第6図は第5図の半導体装置用容器にキャ
ップ封止した状態を示す断面図、第7図は第5図と異な
る構造の従来の半導体装置用容器の斜視図である。 1・・・セラミック、2・・・リング、3・・・スルー
ホール、4・・・内部メタライズ層、5・・・ろう材、
6山キヤツプ、7・・・金属側壁、8・・・キャップ封
止部、9・・・金ワイヤ。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を収納するキャビティを有し、キャップが封
    止材を用いて封止される半導体装置用容器において、キ
    ャップ封止部に前記キャビティの外形より小さい穴を有
    するリングが設けられていることを特徴とする半導体装
    置用容器。
JP63334803A 1988-12-27 1988-12-27 半導体装置用容器 Expired - Lifetime JP2725337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63334803A JP2725337B2 (ja) 1988-12-27 1988-12-27 半導体装置用容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334803A JP2725337B2 (ja) 1988-12-27 1988-12-27 半導体装置用容器

Publications (2)

Publication Number Publication Date
JPH02177349A true JPH02177349A (ja) 1990-07-10
JP2725337B2 JP2725337B2 (ja) 1998-03-11

Family

ID=18281404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334803A Expired - Lifetime JP2725337B2 (ja) 1988-12-27 1988-12-27 半導体装置用容器

Country Status (1)

Country Link
JP (1) JP2725337B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50151068A (ja) * 1974-05-22 1975-12-04
JPS61232641A (ja) * 1985-04-09 1986-10-16 Nec Corp 半導体容器
JPS63159841U (ja) * 1987-04-06 1988-10-19

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50151068A (ja) * 1974-05-22 1975-12-04
JPS61232641A (ja) * 1985-04-09 1986-10-16 Nec Corp 半導体容器
JPS63159841U (ja) * 1987-04-06 1988-10-19

Also Published As

Publication number Publication date
JP2725337B2 (ja) 1998-03-11

Similar Documents

Publication Publication Date Title
IE56188B1 (en) Semiconductor package
JPS62149155A (ja) 封止電子装置
US3941916A (en) Electronic circuit package and method of brazing
JPH02281740A (ja) 半導体パッケージ
JPH0645022A (ja) 表面実装型気密封止端子
JP2725337B2 (ja) 半導体装置用容器
JPH0341751A (ja) 半導体装置用容器
JP2543661Y2 (ja) マイクロ波トランジスタ
JPS6129155A (ja) 半導体装置
JPS6334275Y2 (ja)
JP2522503B2 (ja) 半導体装置
JP2531768B2 (ja) 半田封止構造
JPS6336688Y2 (ja)
JPS5841653Y2 (ja) 気密端子
JPH03120849A (ja) 半導体装置
JPS5940774Y2 (ja) マルチチツプ集積回路の気密実装構造
KR100673645B1 (ko) 칩 패키지 및 그 제조방법
JPS62285448A (ja) ハ−メチツクシ−ル構造
JPS635251Y2 (ja)
JP2591614Y2 (ja) 気密端子
JPS6329554A (ja) キヤツプ落し込み式半導体装置
JPH04150056A (ja) 半導体装置
JPS6236287Y2 (ja)
JPH02154483A (ja) 光半導体装置
JPH04107931A (ja) 半導体装置