JPH02177470A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02177470A
JPH02177470A JP63332236A JP33223688A JPH02177470A JP H02177470 A JPH02177470 A JP H02177470A JP 63332236 A JP63332236 A JP 63332236A JP 33223688 A JP33223688 A JP 33223688A JP H02177470 A JPH02177470 A JP H02177470A
Authority
JP
Japan
Prior art keywords
conductive
layer
areas
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63332236A
Other languages
English (en)
Other versions
JPH0834297B2 (ja
Inventor
Hiroshi Takagi
洋 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63332236A priority Critical patent/JPH0834297B2/ja
Priority to KR1019890016283A priority patent/KR920010851B1/ko
Priority to US07/451,325 priority patent/US5079609A/en
Priority to GB8928751A priority patent/GB2226699B/en
Priority to DE3942657A priority patent/DE3942657C2/de
Publication of JPH02177470A publication Critical patent/JPH02177470A/ja
Publication of JPH0834297B2 publication Critical patent/JPH0834297B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置に関し、特に、製造過程において荷
電粒子の照射を受ける半導体装置に関するものである。
［従来の技術］ 第４Ａ図は、製造過程において荷電粒子の照射を受ける
従来の半導体装置の一例を示す平面図である。第４Ｂ図
および第４Ｃ図は、それぞれ第４八図中の線４Ｂ−４Ｂ
および線４Ｃ−４Ｃに沿った断面図である。これらの図
を参照して、シリコン基板１上に分離酸化膜２が形成さ
れている。分離酸化膜２上には、キャパシタ３０が設け
られている。キャパシタ３０は、分離酸化膜２上に形成
されたポリシリコンからなる第１のキャパシタ電極層３
を含んでいる。第１のキャパシタ電極層３は酸化膜から
なるキャパシタ誘電体層５によって覆われている。そし
て、キャパシタ誘電体層５上には、ポリシリコンからな
る第２のキャパシタ電極層８が形成されている。
一方、シリコン基板１上にはＭＯＳ型のトランジスタ４
０も設けられている。トランジスタ４０は、基板１上に
形成された酸化物のゲート誘電体層７を含んでいる。ゲ
ート誘電体層７上にはポリシリコンからなるゲート電極
９が形成されている。
そして、ゲート誘電体層下のチャンネル領域の両側に１
対のソース・ドレイン領域１０が形成されている。
第５Ａ図ないし第５Ｅ図は、第４Ａ図ないし第４Ｃ図に
示された半導体装置の製造過程の一例を説明するための
断面図である。
第５Ａ図を参照して、シリコン基板１上に厚い分離酸化
膜２が選択的に形成される。分離酸化膜２上には、ポリ
シリコンからなる第１のキャパシタ電極３が選択的に形
成される。
第５Ｂ図を参照して、第１のキャパシタ電極３は熱酸化
によってキャパシタ誘電体層５によって覆われ、シリコ
ン基板１の露出された表面領域上では、熱酸化によるゲ
ート誘電体層７が選択的に形成される。
第５Ｃ図を参照して、キャパシタ誘電体層５上にポリシ
リコンからなる第２のキャパシタ電極８が選択的に形成
され、ゲート誘電体層７上にはポリシリコンからなるゲ
ート電極９が選択的に形成される。
第５Ｄ図および第５Ｄ図中の線５Ｅ−５Ｅに沿った断面
図である第５Ｅ図を参照して、イオン注入２０によって
、基板１の表面層内に１対のソース・ドレイン領域１０
が自己整合的に形成される。
このとき、第２のキャパシタ電極８とゲート電極９は、
注入されるイオンによって正に帯電させられる。そして
、その帯電量が成る臨界値を越えれば、矢印Ｂで示され
ているように、キャパシタ誘電体層５および／またはゲ
ート誘電体層７において絶縁破壊を生じる。−度そのよ
うな絶縁破壊を生じた半導体装置は、不良品となる。
［発明が解決しようとする課題］ 以上のように、製造過程において荷電粒子の照射を受け
る従来の半導体装置においては、その荷電粒子の照射中
にキャパシタ誘電体層やトランジスタのゲート誘電体層
などにおける絶縁破壊のために、装置の生産歩留りや信
頼性が低下するという課題がある。
このような先行技術の課題に鑑み、本発明の目的は、製
造過程において荷電粒子の照射を受ける半導体装置であ
って生産歩留りや信頼性の改善された半導体装置を提供
することである。
［課題を解決するための手段］ 製造過程において荷電粒子の照射を受ける本発明におけ
る半導体装置は、互いに電気的に絶縁されて異なった位
置に形成された少なくとも第１の導電性領域および第２
の導電性領域と、少なくとも第１導電性領域および第２
導電性領域の位置に積層された第３の導電性領域と、第
１導電性領域および第３導電性領域を互いに絶縁するよ
うに第１導電性領域および第３導電性領域に挾まれた第
１の絶縁体層領域と、第２導電性領域および第３導電性
領域を互いに絶縁するように第２導電性領域および第３
導電性領域に挾まれた第２の絶縁体層領域とを備え、荷
電粒子の照射によって第３導電性領域が帯電したときに
第２絶縁体層領域が第１絶縁体層領域より絶縁破壊を生
じやすくするために、第２導電性領域は鋭角部を有して
いる。
［作用］ 製造過程において荷電粒子の照射を受ける本発明による
半導体装置においては、第２導電性領域が鋭角部を有し
ており、それによって、第２絶縁体層領域は第１絶縁体
層領域より絶縁破壊が生じやすくされている。したがっ
て、荷電粒子の照射によって第３導電性領域の帯電量が
大きくなっても、第２絶縁体層領域が前記第１絶縁体層
領域より先に絶縁破壊を生じて電荷が第２導電性領域に
吸収されるので、第３導電性領域の帯電が緩和されて第
１絶縁体層領域の絶縁破壊が防止される。
［実施例］ 第１Ａ図は、本発明の一実施例による半導体装置を示す
平面図である。第１Ｂ図および第１Ｃ図は、それぞれ第
１八図中の線ＩＢ−ＩＢおよび線ＩＣ−ＩＣに沿った断
面図である。これらの図を参照して、シリコン基板１上
に分離酸化膜２が形成されている。分離酸化膜２上には
、キャパシタ３１が設けられている。キャパシタ３１は
、分離酸化膜２上に形成されたポリシリコンからなる第
１のキャパシタ電極３を含んでいる。分離酸化膜２上に
は、第１のキャパシタ電極３の近傍に、ポリシリコンか
らなる第１の分離された導電層４ａも形成されている。
第１の導電層４ａは、鋭角の頂角部を有している。第１
のキャパシタ電極３は酸化物からなるキャパシタ誘電体
層５によって覆われており、第１の導電層４ａも酸化物
からなる′！ｓ１の絶縁体層６ａで覆われている。キャ
パシタ誘電体層５と第１の絶縁体層６ａはポリシリコン
からなる第２のキャパシタ電極８によって覆われている
。そして、第２のキャパシタ電極８の周囲の側壁には第
１の絶縁体壁１２ａが形成されている。
一方、シリコン基板１上にはＭＯ３型トランジスタ４１
も設けられている。トランジスタ４１は、基板１上に形
成されれた酸化物のゲート誘電体層７を含んでいる。ゲ
ート誘電体層７下のチャンネル領域の両側には、１対の
ソース・ドレイン領域１０が形成されている。ソース・
ドレイン領域１０の各々は、低不純物濃度領域１３ａと
高不純物濃度領域１３ｂを含んでいる。ゲート誘電体層
７の近傍で分離酸化膜２上には、ポリシリコンからなる
第２の分離された導電層４ｂが形成されている。第２の
導電層４ｂは、第１の導電層４ａと同様に鋭角の頂角部
を有しており、第２の絶縁体層６ｂによって覆われてい
る。ゲート誘電体層７と第２の絶縁体層６ｂはポリシリ
コンからなるゲート電極９によって覆われている。そし
て、ゲート電極９の側壁には、第２の絶縁体壁１２ｂが
形成されている。
第２Ａ図ないし第２Ｈ図は、第１八図ないし第１Ｃ図に
示された半導体装置の製造過程の一例を説明するための
断面図である。
第２Ａ図を参照して、シリコン基板１上に厚い分離酸化
膜２が選択的に形成される。分離酸化膜２上には、ポリ
シリコンからなる第１のキャパシタ電極３および第１と
第２の導電層４ａと４ｂが選択的に形成される。第１と
第２の導電層４ａと４ｂは、鋭角の頂角を持つように形
成される。
第２Ｂ図を参照して、第１のキャパシタ電極３および第
１と第２の導電層４ａと４ｂの自由表面が熱酸化され、
キャパシタ誘電体層５および第１と第２の絶縁体層６ａ
と６ｂが形成される。また、シリコン基板１の露出され
た表面領域内に、熱酸化によってゲート誘電体層７が選
択的に形成される。
第２Ｃ図を参照して、キャパシタ誘電体層５および第１
の絶縁体層６ａを覆うように、ポリシリコンからなる第
２のキャパシタ電極８が選択的に形成される。また、ゲ
ート誘電体層７および第２の絶縁体層６ｂを覆うように
、ポリシリコンからなるゲート電極９が選択的に形成さ
れる。
第２Ｄ図および第２Ｄ図中の線２Ｅ−２Ｈに沿った断面
図である第２Ｅ図を参照して、イオン注入２１によって
、基板１の表面層内に、１対のソース・ドレイン領域の
低不純物濃度部分１３ａが形成される。このイオン注入
２１の間、たとえ第２キヤパシタ電極８の帯電量が大き
くなっても、キャパシタ誘電体層５が絶縁破壊を起こす
前に必ず第１の絶縁体層６ａが絶縁破壊を生じる。これ
は、第１の導電層４ａが鋭角の頂角部を有するので、第
２キヤパシタ電極８の帯電による電界がこれらの頂角部
に集中するからである。第１の絶縁体層６ａが絶縁破壊
を生じれば、第２キヤパシタ電極８中の電荷が第１の導
電層４ａに吸収されて第２キヤパシタ電極８の帯電が緩
和され、キャパシタ誘電体層５の絶縁破壊が防止される
。同様に、たとえゲート電極９の帯電量が大きくなって
も、ゲート誘電体層７が絶縁破壊を起こす前に必ず第２
絶縁体層６ｂが絶縁破壊を生じ、これによってゲート誘
電体層７の絶縁破壊が防止される。
第２Ｆ図を参照して、分離酸化膜２、第２キヤパシタ電
極８およびゲート電極９などの全自由表面を覆うように
酸化物層１２が堆積される。
第２Ｇ図および第２Ｇ図中の線２Ｈ−２Ｈに沿った断面
図である第２Ｈ図を参照して、酸化物層１２はプラズマ
２２によって不等方的にエツチングされる。その結果、
第２キヤパシタ電極８の周囲の側壁に第１の絶縁体壁１
２ａが残され、ゲート電極９の周囲の側壁に第２の絶縁
体壁１２ｂが残される。このプラズマエツチングの間、
たとえ第２キヤパシタ電極８の帯電量が大きくなっても
、前述のイオン注入の場合と同様に、キャパシタ誘電体
層５が絶縁破壊を生じる前に必ず第１の絶縁体層６ａが
絶縁破壊を生じるので、キャパシタ誘電体層５の絶縁破
壊が防止される。同様に、たとえゲート電極９の帯電量
が大きくなっても、ゲート誘電体層７が絶縁破壊を起こ
す前に必ず第２絶縁体層６ｂが絶縁破壊を生じるので、
ゲート誘電体層７の絶縁破壊が防止される。
この後、第２の絶縁体壁１２ｂをマスクの一部として利
用しながらさらにイオン注入することによって、ソース
・ドレイン領域１３の高不純物濃度部分１３ｂが自己整
合的に形成され、これによって、第１八図ないし第１Ｃ
図に示された半導体装置が完成する。
なお、第１Ａ図ないし第１Ｃ図に示されたような完成さ
れた半導体装置においてはン１と第２の導電層４ａと４
ｂおよび第１と第２の絶縁体層６ａと６ｂがそのまま残
存しているが、これらは回路素子として動作するもので
はないので、第３Ａ図ないし第３Ｃ図に示されているよ
うな過程によ−って除去されてもよい。
第３Ａ図の断面図を参照して、キャパシタ部分３１とト
ランジスタ部分４１がレジスト層１４によって覆われる
。このレジスト層１４をマスクとしてエツチングが行な
われる。
第３Ｂ図を参照して、第１と第２の導電層４ａと４ｂお
よび第１と第２の絶縁体層６ａと６ｂがエツチングで除
去され、かつレジスト層１４も除去された半導体装置が
断面図で示されている。
第３Ｃ図を参照して、第３Ｂ図の半導体装置が平面図で
示されている。
また、上述の実施例ではキャパシタ誘電体層５およびゲ
ート誘電体層７が酸化物で形成されていたが、窒化物で
形成することも可能であることが当業者によって理解さ
れよう。
さらに、上述の実施例ではポリシリコンが導電性材料と
して用いられたが、他の導電性材料をも用い得ることが
明らかであろう。
［発明の効果］ 以上のように、本発明によれば、製造過程において荷電
粒子の照射を受ける半導体装置であって生産歩留りや信
頼性の改善された半導体装置を提供することができる。
すなわち本発明における半導体装置においては、回路素
子の近傍に電気的に分離されかつ絶縁破壊を生じゃすい
部分が設けられているので、荷電粒子の照射の間に回路
素子において絶縁破壊が生じるのを防止することができ
る。
【図面の簡単な説明】
第１Ａ図は、本発明の一実施例による半導体装置を示す
平面図である。 第１Ｂ図および第１Ｃ図は、それぞれ第１Ａ図中の線Ｉ
Ｂ−ＩＢおよび線ＩＣ−ＩＣに沿った断面図である。 第２Ａ図ないし第２Ｈ図は、第１Ａ図ないし第１Ｃ図に
示された導電装置の製造過程の一例を説明するための断
面図である。 第３Ａ図および第３Ｂ図は、第１Ａ図ないし第１Ｃ図に
示された半導体装置内の絶縁破壊しゃすい箇所を除去す
る過程を説明するための断面図である。 第３Ｃ図は、第３Ｂ図に示された半導体装置の平面図で
ある。 第４Ａ図は、製造過程において荷電粒子の照射を受ける
従来の半導体装置の一例を示す平面図である。 第４Ｂ図および第４Ｃ図は、それぞれ第４Ａ図中の線４
Ｂ−４Ｂおよび１１４ｃｍ４Ｃに沿った断面図である。 第５八図ないし第５Ｅ図は、第４Ａ図ないし第４Ｃ図に
示された半導体装置の製造過程の一例を説明するための
断面図である。 図において、１はシリコン基板、２は分離酸化膜、３は
第１キヤパシタ電極、４ａおよび４ｂは第１および第２
の導電層、５はキャパシタ誘電体層、６ａおよび６ｂは
第１および第２の絶縁体層、７はゲート誘電体層、８は
第２キヤパシタ電極、９はゲート電極、そして１２ａお
よび１２ｂは絶縁体壁を示す。 なお、各図において、同一符号は、同一内容または相当
部分を示す。

Claims (1)

  1. 【特許請求の範囲】 製造過程において荷電粒子の照射を受ける半導体装置で
    あって、 互いに電気的に絶縁されて異なった位置に形成された少
    なくとも第１の導電性領域（３、１）および第２の導電
    性領域（４ａ、４ｂ）と、 少なくとも前記第１導電性領域（３、１）および前記第
    ２導電性領域（４ａ、４ｂ）の位置に積層された第３の
    導電性領域（８、９）と、 前記第１導電性領域（３、１）および前記第３導電性領
    域（８、９）を互いに絶縁するように前記第１導電性領
    域（３、１）および前記第３導電性領域（８、９）に挾
    まれた第１の絶縁体層領域（５、７）と、 前記第２導電性領域（４ａ、４ｂ）および前記第３導電
    性領域（８、９）を互いに絶縁するように前記第２導電
    性領域（４ａ、４ｂ）および前記第３導電性領域（８、
    ９）に挾まれた第２の絶縁体層領域（６ａ、６ｂ）とを
    備え、 前記荷電粒子の照射によって前記第３導電性領域（８、
    ９）が帯電したときに前記第２絶縁体層領域（６ａ、６
    ｂ）が前記第１絶縁体層領域（５、７）より絶縁破壊を
    生じやすくするために、前記第２導電性領域（４ａ、４
    ｂ）は鋭角部を有していることを特徴とする半導体装置
    。
JP63332236A 1988-12-28 1988-12-28 半導体装置 Expired - Lifetime JPH0834297B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63332236A JPH0834297B2 (ja) 1988-12-28 1988-12-28 半導体装置
KR1019890016283A KR920010851B1 (ko) 1988-12-28 1989-11-10 반도체장치
US07/451,325 US5079609A (en) 1988-12-28 1989-12-19 Semiconductor device having dielectric breakdown protection element and method of fabricating same
GB8928751A GB2226699B (en) 1988-12-28 1989-12-20 Semiconductor device having dielectric breakdown protection element and method of fabricating same
DE3942657A DE3942657C2 (de) 1988-12-28 1989-12-22 Halbleitereinrichtung mit einem dielektrischen Schutzelement gegen Durchschlag während der Herstellung durch Ionenimplantation und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63332236A JPH0834297B2 (ja) 1988-12-28 1988-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH02177470A true JPH02177470A (ja) 1990-07-10
JPH0834297B2 JPH0834297B2 (ja) 1996-03-29

Family

ID=18252701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63332236A Expired - Lifetime JPH0834297B2 (ja) 1988-12-28 1988-12-28 半導体装置

Country Status (5)

Country Link
US (1) US5079609A (ja)
JP (1) JPH0834297B2 (ja)
KR (1) KR920010851B1 (ja)
DE (1) DE3942657C2 (ja)
GB (1) GB2226699B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314823B1 (en) 1991-09-20 2001-11-13 Kazuhiro Okada Force detector and acceleration detector and method of manufacturing the same
US5421213A (en) 1990-10-12 1995-06-06 Okada; Kazuhiro Multi-dimensional force detector
JPH05304154A (ja) * 1992-04-28 1993-11-16 Nec Corp 半導体装置
GB2268328B (en) * 1992-06-30 1995-09-06 Texas Instruments Ltd A capacitor with electrostatic discharge protection
US6282956B1 (en) 1994-12-29 2001-09-04 Kazuhiro Okada Multi-axial angular velocity sensor
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
US6370012B1 (en) 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
FR2989827A1 (fr) * 2012-04-18 2013-10-25 Commissariat Energie Atomique Dispositif semi-conducteur comportant un transistor a effet de champ et un condensateur de protection dudit transistor
CN112466760B (zh) * 2020-12-03 2022-07-05 大连圣博达科技有限公司 一种具有去耦结构的半导体装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1171874A (en) * 1968-04-26 1969-11-26 Hughes Aircraft Co Field Effect Transistor.
GB1244225A (en) * 1968-12-31 1971-08-25 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
JPS5299786A (en) * 1976-02-18 1977-08-22 Agency Of Ind Science & Technol Mos integrated circuit
US4072976A (en) * 1976-12-28 1978-02-07 Hughes Aircraft Company Gate protection device for MOS circuits
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
JPS5591173A (en) * 1978-12-28 1980-07-10 Mitsubishi Electric Corp Semiconductor integrated circuit device
US4486769A (en) * 1979-01-24 1984-12-04 Xicor, Inc. Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
JPS56138955A (en) * 1980-04-01 1981-10-29 Nec Corp Field effect transistor
JPS56158479A (en) * 1980-05-10 1981-12-07 Toshiba Corp Semiconductor device
JPS5714216A (en) * 1980-06-30 1982-01-25 Mitsubishi Electric Corp Input protecting circuit
JPS5994454A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置とその製造方法
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS6072228A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体基板への不純物ド−ピング方法
FR2569054B1 (fr) * 1984-08-10 1986-11-28 Eurotechnique Sa Dispositif de neutralisation de l'acces a une zone a proteger d'un circuit integre
US4935801A (en) * 1987-01-27 1990-06-19 Inmos Corporation Metallic fuse with optically absorptive layer
US4941028A (en) * 1988-08-10 1990-07-10 Actel Corporation Structure for protecting thin dielectrics during processing

Also Published As

Publication number Publication date
JPH0834297B2 (ja) 1996-03-29
KR900010995A (ko) 1990-07-11
DE3942657A1 (de) 1990-07-05
DE3942657C2 (de) 2000-02-03
GB8928751D0 (en) 1990-02-28
KR920010851B1 (ko) 1992-12-19
GB2226699A (en) 1990-07-04
GB2226699B (en) 1993-05-26
US5079609A (en) 1992-01-07

Similar Documents

Publication Publication Date Title
US6037627A (en) MOS semiconductor device
EP0150597B1 (en) Method of manufacturing semiconductor memory device having trench memory capacitor
US5473184A (en) Semiconductor device and method for fabricating same
JPH0216021B2 (ja)
US5460998A (en) Integrated P+ implant sequence in DPDM process for suppression of GIDL
US4766089A (en) Method of manufacturing a charge-coupled device
JPH11354756A (ja) 半導体装置及びその製造方法
US6323527B1 (en) Semiconductor device and method for manufacturing the same
JPH02177470A (ja) 半導体装置
JP3400528B2 (ja) 半導体装置およびその製造方法
JPH10209445A (ja) Ｍｏｓｆｅｔおよびその製造方法
US6521942B2 (en) Electrically programmable memory cell
JP3424091B2 (ja) 半導体素子の製造方法
KR100428788B1 (ko) 반도체 장치의 커패시터 구조체 및 그 형성 방법
JPS58191469A (ja) 半導体装置の製造方法
JP3336933B2 (ja) 半導体装置及び半導体装置の製造方法
US5550390A (en) Semiconductor device and manufacturing method thereof
KR910007415B1 (ko) 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
JP2596795B2 (ja) 半導体装置の製造方法
KR100281346B1 (ko) 도핑된 영역내 비아 홀 제조방법
KR910008125B1 (ko) 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR910009615B1 (ko) 반도체 기억장치 및 그 제조방법
KR20040009383A (ko) 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법
JPH04264775A (ja) 半導体装置およびその製造方法
JPH1041507A (ja) 半導体装置及びその製造方法