JPH0217835A - バックアップ電源を備えた電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバックアップ電源を備えた電源装置に関し、特
にバックアップ用電源で揮発性メモリに記憶したデータ
を記憶保持する保持時間を増大するようにしたものに関
する。

〔従来技術〕

−ｉに、電子タイプライタやワードプロセッサや電子手
帳などの電子機器では、電源スイッチがオンのときには
主電源からの電流をスタティックＲＡＭなどで構成され
る揮発性メモリに供給し、この揮発性メモリに格納され
たデータを記憶保持させると共に、電子機器の電源スイ
ッチがオフされているときでも揮発性メモリに記憶した
大切なデータを継続して記ｔα保持し得るようにバック
アップ用電源を備えたものがある。

例えば、バックアップ用電源を備えた電源回路は第６図
に示すように構成されており、電源スイッチ３０がオン
されたときには、主電源Ｅ３からの電流は電圧安定化回
路３１を介してＲＡＭ３２に供給され、ＲＡＭ３２に記
憶したデータは記憶保持される。また、電源スイッチ３
０がオフされたときには、リチウム電池などからなるバ
ックアップ用電源Ｅ４（１次電池）から電流がＲＡＭ３
２に供給され、ＲＡＭ３２のデータを′ｍ、続して記憶
保持するようになっている。

〔発明が解決しようとする課題〕

前記電圧安定化回路３１としては１チツプの３端子レギ
ユレータ素子を使用するのが一般的であり、このレギュ
レータ素子は多数の半導体や抵抗などで構成されている
。従って、電源スイッチ３０がオフされて電圧安定化回
路３１の入力端子３１ａに所定の電圧が印加されていな
いときに、半導体や抵抗などの接続関係により、その出
力端子３１Ｃと基準電圧端子３１ｂとが電圧安定化回路
３１内で抵抗を介して電気的に導通した状態となってい
る場合が多い。

このような場合に、電圧安定化回路３１の出力端子３１
ｃにバックアップ用電源Ｅ４の電圧が印加されるので、
バンクアンプ用電源Ｅ４からＲＡＭ３２へ電流ｉ４が流
れる一方、バックアップ用電源Ｅ４から電圧安定化回路
３１の基準電圧側接続回路Ｌ＋＋を通って電流ｉ５が流
れる。

このように、バックアップ用電源Ｅ４から電流ｉ５が逆
流するので、ハックアップ用電源Ｅ４が短期間で消耗し
てしまうという問題がある。

そこで、第７図に示すように電圧安定化回路３１の出力
端子３１ｃとダイオードＤ２のカソード端子との間にダ
イオードＤ３を介設し、基準電圧側接続回路ＬＲからの
電流ｉ５の逆流を阻止することも考えられる。しかし、
このようにダイオードＤ３を介設した場合には電源スイ
ッチ３０のオン時にＲＡＭ３２の負荷が変動したときに
は、ダイオードＤ３による電圧降下が発生して、ＲＡＭ
３２に安定した電圧を供給できないという問題が起こる
。

本発明の目的は、主電源から揮発性メモリへ安定した電
圧を供給でき且つバックアップ電源からの電流の漏出を
防止し得るようなパックアンプ電源を備えた電源装置を
提供することにある。

〔課題を解決するための手段〕

本発明に係るバックアップ電源を備えた電源装置は、第
１図の構成図に示すように、電源スイッチがＯＮのとき
には電圧安定化回路を介して揮発性メモリに電流を供給
する主電源と、前記電源スイッチがＯＦＦのときには揮
発性メモリに電流を供給するバンクアンプ用電源とを備
えた電源装置において、電源スイッチがＯＦＦされたと
きに電圧安定化回路の入力側の接続回路と基準電圧側の
接続回路のうち少なくとも基準電圧側の接続回路を遮断
する遮断回路を設け、バックアップ用電源の電流が電圧
安定化回路及び基準電圧側の接続回路を通ってグランド
線に逆流するのを防止するように構成したものである。

尚、前記遮断回路のスイッチ部はりレースインチや半導
体スイッチング素子などで構成される。

〔作用〕

本発明に係るバックアップ電源を備えた電源装置におい
ては、電源スイッチがＯＮのときには電圧安定化回路の
入力端の接続回路及び基準電圧側の接続回路は遮断され
ていないので、電圧安定化回路が作動して主電源は電源
スイッチ及び電圧安定化回路を介して揮発性メモリに電
流を供給する。

従って、揮発性メモリに記憶したデータは記憶保持され
る。

電源スイッチがＯＦＦされたときには電圧安定化回路の
入力側の接続回路と基準電圧側の接続回路のうち少なく
とも基準電圧側の接続回路が遮断される。これにより、
バックアップ用電源から揮発性メモリに電流が供給され
るので、揮発性メモリのデータが′ｍ続して記憶保持さ
れる。

ここで、前記電圧安定化回路としては１チツプの３端子
レギユレータ素子を使用するのが一般的であり、このレ
ギュレータ素子は多数の半導体や抵抗などで構成されて
いる。従って、電源スイッチがＯＦＦされて電圧安定化
回路の入力端子に所定の電圧が印加されていないときに
、半導体や抵抗などの接続関係により、その出力端子と
基準電圧端子とが電圧安定化回路内で抵抗を介して電気
的に導通した状態となっている場合が多い。しかし、遮
断回路により電圧安定化回路の少なくとも基準電圧側の
接続回路が遮断されるので、この接続回路からの電流の
流出が阻止される。尚、バックアップ用電源から電圧安
定化回路及びその入力側の接続回路を経て主電源への電
流の逆流は電源スイッチのＯＦＦにより阻止されている
。また、電源スイッチが主電源と電圧安定化回路との間
に介設されていないときには、遮断回路により電圧安定
化回路の入力側の接続回路も遮断するように構成するこ
とが望ましい。これにより、バックアップ用電源の電力
は揮発性メモリでバックアップ用として消費されるだけ
となる。

更に、電圧安定化回路の出力側の端子は揮発性メモリに
直接接続されているので、電源スイッチのＯＮ時に揮発
性メモリをアクセス又はバックアップするときの負荷が
変動しても電圧安定化回路の出力電圧が変動することが
ない。

〔発明の効果〕

本発明に係るバックアップ電源を備えた電源装置によれ
ば、電源スイッチがＯＦＦされたときには電圧安定化回
路の少なくとも基準電圧側の接続回路が遮断されるので
、バックアップ用電源から基準電圧側の接続回路を介し
てグランド線へ流れる電流の逆流が阻止される。従って
、バックアップ用電源の電力は揮発性メモリをバックア
ップするためだけに消費されるので、バックアップ用電
源のバックアップ時間を大幅に増大することができる。

また、電圧安定化回路の出力側の接続回路はダイオード
を介設することなく揮発性メモリに直接接続されており
、電源スイッチＯＮ時に負荷が変動しても安定した電圧
を揮発性メモリに印加することができるので、揮発性メ
モリに記憶したデータを確実に記憶保持することができ
る。

〔実施例〕

以下、本発明を電子手帳に適用した場合の実施例につい
て図面に基いて説明する。

住所や氏名及び電話番号及びその他の情報などを記憶す
る電子手帳ｌは、第２図の制御系のブロック図に示すよ
うに、キーボード２、液晶表示機構３、制御装置Ｃ及び
電源回路４などを備えている。

キーボード２には、データを入力するための文字キーや
数字キーが設けられると共に、各種の機能キーが設けら
れている。液晶表示機構３は、液晶表示器からなるデイ
スプレィとデイスプレィに駆動信号を出力するデイスプ
レィコントローラとを備えた一般的な機構のものである
。

制御装置Ｃは、１チツプＣＰＵ　（中央演算装置）５と
、ＣＰｔＪ５にデータバスなどを介して接続されたＲＯ
Ｍ　（リード・オンリ・メモリ）６及びスタティックＲ
ＡＭなどの揮発性メモリからなるＲＡＭ　（ランダム・
アクセス・メモリ）７などで構成されており、キーボー
ド２及び液晶表示機構３は夫々ＣＰＵ５に接続されてい
る。

電源回路４は、第３図に示すように、主電源Ｅ１とバッ
クアップ用電源Ｅ２と電圧安定化回路１２と遮断回路１
３とを備え、キーボード２、液晶表示機構３、ＣＰＵ５
、ＲＯＭ６及びＲＡＭ７に所定の電圧を夫々供給すると
共に、電源スイッチ８のＯＦＦ時バックアップ用電源Ｅ
２によりＲＡＭ７の各メモリのデータを記憶保持する。

ＲＯＭ６には、キーボード２の各キーから入力されるコ
ードデータに対応させて液晶表示機構３を制御する制御
プログラム、入力された氏名などのデータについて電話
番号などを検索する検索制御プログラムなどが格納され
ている。

ＲＡＭ７には、入力された氏名や住所や電話番号及びそ
の他の情報などを記憶するデータメモリ、ＣＰＵ５で演
算処理した結果を一時的に記憶する各種のメモリなどが
設けられている。

次に、バックアップ用電源を備えた電源回路４について
、第３図に基いて説明する。

電源スイッチ８と所定の電圧（例えば、５Ｖ）を有する
主電源Ｅ１とが直列に接続されて、端子１０とグランド
線１４に接続された端子１１との間に介設されている。

更に、端子ＩＯは補助スイッチ９の一方の端子９ａに接
続されている。電源スイッチ８と補助スイッチ９とは連
動しており、電源スイッチ８と補助スイッチ９とが同期
して開成或いは閉成するように構成されている。電圧安
定化回路１２の入力端子１２ａは入力側の接続回路Ｌ１
を介して端子１０に接続され、その接続回路Ｌ１の途中
にはトランジスタＴＲＩ（スイソチング素子）が設けら
れ、トランジスタＴＲＩのコレクタは入力端子１２ａに
接続されると共に、トランジスタＴＲＩのエミッタは端
子１０に接続されている。

電圧安定化回路１２の出力端子１２ｃは出力側の接続回
路Ｌ３を介してＲＡＭ７の端子Ｖｃｃに接続されている
。尚、ＲＡＭ７の端子ＧＮＤはグランド線１４に接続さ
れている。また電圧安定化回路１２の基準電圧端子１２
ｂは基準電圧側の接続回路Ｌ２を介してグランド線１４
に接続され、その接続回路Ｌ２の途中にトランジスタＴ
Ｒ３が設けられ、トランジスタＴＲ３のコレクタは基準
電圧端子１２ｂに接続されると共に、トランジスタＴＲ
３のエミッタはグランド線１４に接続されている。

トランジスタＴＲＩのベースは抵抗Ｒ２を介してトラン
ジスタＴＲ２のコレクタに接続され、トランジスタＴＲ
２のエミッタはグランド線１４に接続され、トランジス
タＴＲ２のベースは抵抗Ｒ４を介して補助スイッチ９の
他方の端子９ｂに接続されている。そして、トランジス
タＴＲ３のベースは抵抗Ｒ６を介して補助スイッチ９の
端子９ｂに接続されている。また、トランジスタＴＲＩ
のエミッタとベース間には抵抗Ｒ１が介設され、トラン
ジスタＴＲ２のエミッタとベース間には抵抗Ｒ３が介設
され、トランジスタＴＲ３のエミッタとベース間には抵
抗Ｒ５が介設されている。

前記出力側の接続回路Ｌ３の途中の接続点７ａとグラン
ド線１４との間には、ダイオードＤＩと抵抗Ｒ７とリチ
ウム電池からなるハックア・ノブ用電源Ｅ２とが図示の
ように直列接続されている。

このバックアップ用電源Ｅ２は出力電圧を約３■とする
１次電池である。

電圧安定化回路１２は、入力端子１２ａと基準電圧端子
１２ｂと出力端子１２Ｃとを有するｌチップの３端子レ
ギユレータ素子であり、複数のトランジスタや抵抗など
で構成されている。抵抗Ｒ７はバックアップ用電源Ｅ２
から流出する電流量を制限するための制限抵抗であり、
ダイオードＤｌはバックアップ用電源Ｅ２への電流の逆
流を防止するものである。トランジスタＴＲＩとトラン
ジスタＴＲ２とトランジスタＴＲ３及び抵抗Ｒ１〜Ｒ６
で遮断回路１３を構成している。尚、主電源Ｅｌは、電
源スイッチ８を介してＣＰＵ５、ＲＯＭ６、キーボード
２及び液晶表示機構３に電力を供給している。

次に、前記電源回路４の作用について説明する。

先ず、電源スイッチ８をＯＮにしたときに主電源Ｅｌか
らの電流をＲＡＭ７に供給するときの作用について説明
すると、電源スイッチ８をＯＮにしたときには補助スイ
ッチ９もＯＮされると同時に、抵抗Ｒ６と抵抗Ｒ５の分
圧点に印加される電圧によりトランジスタＴＲ３のベー
ス電流が流れてトランジスタＴＲ３が導通する。これに
より、電圧安定化回路１２の基準電圧端子１２ｂは基準
電圧側の接続回路Ｌ２を介してグランド線１４に接続さ
れ、電圧安定化回路１２の基準電圧が設定される。

更に、抵抗Ｒ４と抵抗Ｒ３との分圧点に印加される電圧
によりトランジスタＴＲ２のベース電流が流れてトラン
ジスタＴＲ２が導通する。トランジスタＴＲ２が導通す
ると抵抗Ｒ２と抵抗Ｒ１との分圧点に印加される電圧に
よりトランジスタＴＲ１のベース電流が流れてトランジ
スタＴＲＩが導通する。従って、主電源Ｅｌの出力電圧
は電源スイッチ８及び入力側の接続回路Ｌ１を介して電
圧安定化回路１２の入力端子１２ａに印加され、その出
力端子１２ｃから出力される安定した電圧は出力側の接
続回路Ｌ３を介してＲＡＭ７の端子Ｖｃｃに印加され、
ＲＡＭ７に電流が供給されてデータが記憶保持される。

尚、電源スイッチ８のＯＮＮ雷電圧安定化回路１２出力
端子１２ｃとＲＡＭ７の端子Ｖｃｃとは出力側の接続回
路Ｌ３で直結されているので、ＲＡＭ７のデータを記憶
保持するときの負荷が変動しても出力端子１２ｃから出
力される電圧の変動は無く、データは確実に記憶保持さ
れる。

次に、電源スイッチ８をＯＦＦにしたときにバックアッ
プ用電源Ｅ２からの電流をＲＡＭ７に供給するときの作
用について説明すると、電源スイ・７チ８をＯＦ　Ｆに
したときには補助スイッチ９もＯＦＦされると同時に、
トランジスタＴＲ３がオフされるので、基準電圧側の接
続回路Ｌ２が遮断される。

更に、トランジスタＴＲ２がオフされるのに伴ってトラ
ンジスタＴＲＩもオフされるので、電圧安定化回路１２
の入力端の接続回路Ｌ１が遮断される。その結果、主電
源ＥｌからＲＡＭ７に電流が供給されな（なるが、この
ときバックアップ用電源Ｅ２のバックアップ電圧が接続
点７ａを経てＲＡＭ７の端子Ｖｃｃに印加され、ＲＡＭ
７にはバックアップ用電源Ｅ２から電流が供給されて、
データは消去されることな（継続して記憶保持される。

従って、電源スイッチ８がＯＦＦされて電圧安定化回路
１２の入力端子１２ａに所定の電圧が印加されていない
状態であっても、その出力端子１２ｃ、！：基準電圧端
子１２ｂとが電圧安定化回路１２内で抵抗を介して電気
的に導通している場合が多い。

しかし、？ｆｔ＆スイッチ８がＯＦＦのときには基準電
圧側の接続回路Ｌ２と入力側の接続回路Ｌ１吉は夫々遮
断されるので、バックアップ用電源Ｅ２から電圧安定化
回路１２を通って電流が逆流せず、電流１１がＲＡＭ？
へ流れるだけとなる。その結果、バックアップ用電源Ｅ
２の電力はＲＡＭ７でバックアップ用として消費される
だけなので、バックアップ用電源Ｅ２の電力消費を極力
低減でき、バンクアンプ用型［Ｒ２のバックアップ時間
を大幅に延すことができる。

前記バックアップ用電源を備えた電源回路４を第４図に
示すように部分的に変更して、補助スイッチ９の端子９
ｂと抵抗Ｒ４及び抵抗Ｒ６との間に遅延タイミング信号
発生回路１５を設け、電源スイッチ８をＯＮさせたとき
に電圧安定化回路１２がより確実に作動するようにした
バックアップ用電源を備えた電源回路４Ａを構成しても
よい。

次に、この遅延タイミング信号発生回路１５について説
明する。

補助スイッチ９の端子９ｂは抵抗Ｒ８を有する接続回路
Ｌ４を介してトランジスタＴＲ４のへ一スに接続され、
トランジスタＴＲ４のコレクタは十分に大きな抵抗値の
プルアップ抵抗ＲＩＯを有する接続回路Ｌ５を介して土
竜１ｐ＋のプラス極に接続され、トランジスタＴＲ４の
ベースと端子１１との間にはコンデンサＣ１と抵抗Ｒ９
とが並列接続されている。トランジスタＴＲ４のコレク
タは、シュミントトリガー型のインバータ１６、シュミ
ットトリガ−型の増幅器１７及び抵抗Ｒ１１とコンデン
サＣ２を介してトランジスタＴＲ４のエミッタに接続さ
れている。また、トランジスタＴＩ？４のエミッタとコ
ンデンサＣ２とが接地されている。インバータ１６の出
力端子はＡＮＤゲート１９の一方の入力端子及びＯＲゲ
ート２０の一方の入力端子に接続されると共に、ＡＮＤ
ゲート１９の他方の入力端子及びＯＲゲー１−２０の他
方の入力端子はシュミノｈ　）リガー型の増幅器１８と
抵抗Ｒ１２とを介してコンデンサＣ２と抵抗Ｒ１１との
接続点に接続されている。そして、ＡＮＤゲート１９の
出力端子は接続回路Ｌ６を介して抵抗Ｒ４に接続される
と共に、ＯＲゲート２０の出力端子は接続回路Ｌ７を介
して抵抗Ｒ６に接続されている。

次に、遅延タイミング信号発生回路１５で２つの異なる
タイミング信号を発生させる作用について、第４図・第
５図に基いて説明する。

電源スイッチ８がＯＦＦのときには補助スイッチ９もＯ
ＦＦなので、トランジスタＴＲＩ〜Ｔ　Ｒ４は全て導通
されていない。ここで、ｔｌの時点で電源スイッチ８を
ＯＮに切換えると補助スイッチ９も同時にＯＮされ、抵
抗Ｒ８と抵抗Ｒ９との分圧点に印加される電圧でコンデ
ンサＣ１が充電され、トランジスタＴＲ４のベースに印
加される電圧が徐々に上昇して所定の遅延時間τ１の後
所定の電圧に到達したときに、トランジスタＴＲ４のベ
ース電流が流れてトランジスタＴＲ４が導通する。この
とき、トランジスタＴＲ４のコレクタ電圧が「Ｌ」レベ
ルになるのに伴って、インバータ１６からｒＨＪレベル
信号が出力され、時点Ｌ１から所定時間τｌだけ遅延し
た時点Ｌ２のときにＯＲゲート２０の一方の入力端子に
は「ＨＪレベル信号が入力され、ＯＲゲート２０の出力
端子からｒＨＪレベル信号が出力され、トランジスタＴ
、Ｒ３が導通する。このとき、ＡＮＤゲート１９の入力
端子にはｒＨＪレベル信号とｒＬＪレヘル信号とが入力
され、ＡＮＤゲート１９の出力端子からはｒＬＪレベル
信号が出力されている。

インバータ１６から出力される「ト■」レベル信号でコ
ンデンサＣ２が徐々に充電され、所定の遅延時間で２の
後所定の電圧に達したときに増幅器１８の出力端子から
ｒ　Ｉ−（Ｊレベル信号が出力され、時点ｔ２から所定
時間τ２だけ遅延した時点ｔ３のときにＡＮＤゲート１
９の出力端子から「Ｉ（」レベル信号が出力されて、ト
ランジスタＴＲ２及びトランジスタＴＲＩが夫々ｉａす
る。

このように、先ずトランジスタＴＲ３が導通するのに伴
って電圧安定化回路１２の基準電圧側の接続回路Ｌ２が
導通して基準電圧端子１２ｂがグランド線１４に接続さ
れ、その所定時間後にトランジスタＴＲＩが導通ずるの
に伴って電圧安定化回路１２の入力側の接続回路Ｌ１が
導通して入力端子１２ａに主電源Ｅ１の電圧が印加され
るので、電圧安定化回路１２の出力端子１２Ｃからは安
定した電圧が確実に出力される。

尚、電圧安定化回路１２の基準電圧側の接続回路Ｌ２だ
けを遮断するようにしてもよい。また、入力側の接続回
路ＬＬ及び基準電圧側の接続回路Ｌ２をリレースイッチ
或いは電源スイッチ８と連動して開成・閉成するスイッ
チで夫々遮断するようにしてもよい。

尚、バックアップ用電源Ｅ２を２次電池で構成し、充電
回路を付加するようにしてもよい。また、本発明はバッ
クアップ用電源を備えた電子タイプライタやワードプロ
セッサなどの各種の電子機器にも適用し得ることは勿論
である。

【図面の簡単な説明】

図面は本発明の実施例を示すもので、第１図は本発明の
構成図、第２図は電子手帳の制御系のブロック図、第３
図はハックアップ用電源を備えた電源回路の回路図、第
４図は本発明の変形例に係るバックアップ用電源を備え
た電源回路の回路図、第５図は第４図の電源回路におけ
る動作タイムチャート、第６図・第７図は夫々従来技術
に係るバックアップ用電源を備えた電源回路の回路図で
ある。 ７・・スクティソクＲＡＭ、　　８・・電源スイッチ８
、９・・補助スイッチ９、１２・・電圧安定化回路１２
、　１３・・遮断回路１３、　Ｅｌ・・主電源、　Ｅ２
・・バックアップ用電源、ＴＲＩ〜ＴＲ４・・トランジ
スタ。 特許出願人　　ブラザー工業株式会社

Claims (1)

【特許請求の範囲】
1. （１）電源スイッチがＯＮのときには電圧安定化回路を
   介して揮発性メモリに電流を供給する主電源と、前記電
   源スイッチがＯＦＦのときには前記揮発性メモリに電流
   を供給するバックアップ用電源とを備えた電源装置にお
   いて、 電源スイッチがＯＦＦされたときに前記電圧安定化回路
   の入力側の接続回路と基準電圧側の接続回路のうち少な
   くとも基準電圧側の接続回路を遮断する遮断回路を設け
   、前記バックアップ用電源の電流が前記電圧安定化回路
   を通って逆流するのを防止するように構成したことを特
   徴とするバックアップ電源を備えた電源装置。