JPH0136198B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、１回のメモリアクセスによつて連続
する複数のメモリアドレスを同時にアクセスする
データ処理装置に関し、特にアクセスされるべき
メモリアドレスがメモリアクセス境界に跨がる場
合であつてもソフトウエア上ではメモリアクセス
が１回で済まされるデータ処理装置に関するもの
である。

従来より１回のメモリアクセスによつて連続す
る複数のメモリアドレスにデータを同時に格納せ
しめたり、これとは逆にその複数のメモリアドレ
スより同時にデータを読み出すデータ処理装置が
考えられているが、ソフトウエア上問題の余地が
ある。というのは、従来にあつてはアクセスされ
るべきメモリアドレスは一定アドレス数毎に、例
えば４アドレス毎に予め定められていることか
ら、メモリアクセス境界に跨がるメモリアドレス
をアクセスする場合にはソフトウエア上２回のメ
モリアクセスが必要になるというものである。こ
れをより具体的に説明すれば、例えばメモリアド
レスが０〜３，４〜７，８〜１１，…といつた具
合に４アドレス毎にアクセスされるべきメモリア
ドレスが区分されている場合、メモリアドレス２
〜４よりデータを読み出そうとすれば、先ずメモ
リアドレス０〜３に対してアクセスを行ない引き
続きメモリアドレス４〜７をアクセスする必要が
あるというわけである。これによりメモリアドレ
ス０〜７からデータが読み出されこれらデータよ
り必要なもののみを取り出すことになるものであ
る。

しかしながら、メモリアクセス境界に跨がるメ
モリアドレスをアクセスする場合、ソフトウエア
に負担がかかることは明らかである。従来にあつ
ては命令実行部におけるマイクロプログラムが２
回目のメモリアクセスが必要か否かを判定し、必
要ならば２回目のメモリアクセスを行つていた
が、これだとそのマイクロプログラムの作成時に
メモリアクセス境界を意識してマイクロプログラ
ムを作成しなければならず煩瑣であるというもの
である。

よつて本発明の目的は、アクセスされるべきメ
モリアドレスがメモリアクセス境界に跨がる場合
であつてもソフトウエア上でのメモリアクセスが
１回で済まされるデータ処理装置を供するにあ
る。

この目的のため本発明は、ハードウエアにてア
クセスされるべきメモリアドレスがメモリアクセ
ス境界に跨がるか否かを判定し、跨がると判定さ
れた場合にはハードウエアによつて引き続きメモ
リアクセスが実行されるようになしたものであ
る。

以下、本発明を第１図から第４図により説明す
る。

先ず第１図により本発明によるデータ処理装置
の一例での構成について説明すれば、以下のよう
である。

即ち、主記憶装置３０１は主記憶制御ユニツト
３０２からの制御によつて高速バツフアメモリ３
０３，３０４との間でアドレスバス３１０および
データバス３１１を介しデータの授受が可とされ
るようになつている。また、命令語の先行読出は
命令フエツチユニツト３０５によつて行われる。
命令フエツチユニツト３０５より命令対応のアド
レスが高速バツフアメモリ３０３に送出され、高
速バツフアメモリ３０３を介し命令の先行読出が
行われるものである。命令フエツチユニツト３０
５に取り込まれた命令はオペレーシヨン・コード
およびオペランドデスクリプター単位で命令解読
ユニツト３０６に送出され解読されるが、解読さ
れたアドレスモードに従つてオペランドの実効ア
ドレスが計算され、オペランドが先行フエツチさ
れるようになつている。即ち、アドレス計算ユニ
ツト３０７では命令解読ユニツト３０６で解読さ
れたアドレスモードに従いオペランドの実効アド
レスが計算され、計算された実効アドレスにもと
づきオペランドフエツチユニツト３０８が高速バ
ツフアメモリ３０４を介しオペランドを先行フエ
ツチするようになつているものである。信号線３
１２を介し実行アドレスを受けた高速バツフアメ
モリ３０４ではその実効アドレス対応のデータ保
有している場合には直ちに、また、保有していな
い場合は主記憶制御ユニツト３０２を介し主記憶
装置３０１にアクセスすることによつてその実効
アドレス対応のデータを読み出したうえ信号線３
１３を介しオペランドフエツチユニツト３０８に
送出しているわけである。オペランドフエツチユ
ニツト３０８に送出されたデータは命令実行ユニ
ツト３０９に送出され、これによつて命令が実行
されるものである。なお、オペランドフエツチユ
ニツト３０８へのデータの読出（リード）は命令
実行ユニツト３０９からのアドレス情報などによ
つても行われ、また、データの書込（ライト）も
読出と同様アドレス計算ユニツト３０７、命令実
行ユニツト３０９からのアドレス情報などによつ
て行われる。これらデータの読出、書込について
は後述するところである。

以上のようにして各ユニツトが独立に動作する
ことによつてパイプライン処理が可能となつてい
るわけであるが、パイプライン処理を行ううえで
データ処理装置の構成が図示のものに限定されな
いことは勿論である。

第２図はそのオペランドフエツチユニツトの構
成を示したものであるが、これによりデータの読
出、書込について説明すれば以下のようである。

即ち、先ずデータの読出より説明すれば、デー
タの読出は読出アドレスがアドレス計算ユニツト
で発生される場合と命令実行ユニツトで発生され
る場合とがある。

先ず前者の場合にはアドレス計算ユニツトから
のオペランドアドレス４５０はデータセレクタ４
０２を介しメモリアドレスレジスタ４０４にセツ
トされる。一方、これと同時にそのアドレス対応
のメモリアドレス区分より如何程のバイトデータ
をフエツチするのかを示す情報であるデータタイ
プ４５１がアドレス計算ユニツトよりデータセレ
クタ４０１を介しデータタイプレジスタ４０３に
セツトされるようになつている。更にアドレス計
算ユニツトからの制御情報４５５はデコーダ４０
９によつてデコードされるようにしてなる。制御
情報４５５はこの場合リードモードを示している
ことから、そのデコード出力にもとづきリードア
クセスフラグ（RAC）用のフリツプフロツプ４
１３がセツトされ、これにより高速バツフアメモ
リに対して読出起動がかけられるようになつてい
るわけである。

メモリアドレスレジスタ４０４、データタイプ
レジスタ４０３よりそれぞれオペランドアドレス
（ADDR）、データタイプ（DATA TYPE）が高
速バツフアメモリに対して与えられている状態で
読出起動をかければ、高速バツフアメモリからは
所定数、例えば４バイトのデータが読出されるわ
けであるが、読出起動は必ずしも１回で済まされ
るとは限らない。

この事情を第３図によつて説明すれば、メモリ
５０１がそのメモリアドレスの下２ビツトが
“00”から“11”をメモリアクセス単位としてア
クセスされる場合、２バイトのデータ５０２は同
一メモリアクセス単位内のものであるから、１回
の読出起動で済まされるというものである。しか
し、４バイトのデータ５０３は２つのメモリアク
セス単位に亘つて存するから、読出起動は２回必
要であるというわけである。

読出起動が１回で済まされる場合、４バイトデ
ータの読出が完了した時点で高速バツフアメモリ
よりアクセス終了信号（AEND）が出力される
と同時に、４バイトデータ（DATA）もまた高
速バツフアメモリより出力されることになる。こ
のうちアクセス終了信号はデコーダ４０９によつ
てデコードされ、そのデコード出力によつてオペ
ランドレデイフラグ（OR）用のフリツプフロツ
プ４１１がセツトされることから、これにより命
令実行ユニツトはオペランドフエツチ完了を知れ
るものである。なお、フリツプフロツプ４１１の
セツトと同時にフリツプフロツプ１１３はリセツ
トされる。一方、高速バツフアメモリからの４バ
イトデータはオペランドバツフアレジスタ４０６
に一旦セツトされた後、必要とされる全部あるい
は一部のバイトデータは命令実行ユニツトに送出
されるようになつている。デコーダ４０５はオペ
ランドアドレスおよびデータタイプをデコードし
ているが、このデコード出力によつてデータアラ
イナ４０７を制御すれば、オペランドバツフアレ
ジスタ４０６にセツトされたバイトデータのう
ち、オペランドデータとして指定されたバイトデ
ータのみがオペランドバス下位側にシフトされた
状態でオペランドバスを介し命令実行ユニツトに
送出されるものである。

また、２回の読出起動が必要であると判定され
た場合には、１回目の読出起動に対するアクセス
終了信号によつてメモリアドレスレジスタ４０４
の内容は＋４更新され、また、２回目の読出起動
が行われる旨を示すフラグ（SMA）用のフリツ
プフロツプ４１４がセツトされる。但し、この時
点ではまだフリツプフロツプ４１１はセツトされ
ず、またフリツプフロツプ４１３はリセツトされ
ない。このような状態で２回目の読出起動が行わ
れると、２回目の読出起動に対するアクセス終了
信号が得られることになるが、この時点でフリツ
プフロツプ４１１をセツトするとともに、フリツ
プフロツプ４１４，４１３をリセツトするように
すればよいものである。一方、オペランドバツフ
アレジスタ４０６には２回の読出起動により８バ
イトのデータがセツトされることになるが、これ
らデータよりオペランドデータとして指定された
もののみが命令実行部に送出されることは先の場
合に同様である。

次に読出アドレスが命令実行ユニツトで発生さ
れる場合については説明すれば以下のようであ
る。

即ち、この場合にはアドレス計算ユニツトから
ではなく命令実行ユニツトよりオペランドアドレ
ス４５２、データタイプ４５３および制御情報４
５６が与えられることを除けば、事情は全て先の
場合に同様である。

さて、次にデータの書込について説明すれば、
書込の場合にもアドレス計算ユニツトよりアドレ
スなどの情報が与えられる場合とそれらの情報が
命令実行ユニツトより与えられる場合とがある。
なお、書込データそのものは何れの場合であつて
も命令実行ユニツトより与えられる。

先ずアドレス計算ユニツトよりオペランドアド
レスなどの情報が与えられる場合について説明す
れば、オペランドアドレス４５０、データタイプ
４５１はそれぞれデータセレクタ４０２，４０１
を介しメモリアドレスレジスタ４０４、データタ
イプレジスタ４０３にセツトされる。更にアドレ
ス計算ユニツトからの制御情報４５５はデコーダ
４０９によつてデコードされ、そのデコード出力
によつてアドレス準備完了を示すフラグ（AR）
用のフリツプフロツプ４１５がセツトされること
から、これより命令実行ユニツトはアドレスの準
備が完了したことを知れるものである。この後命
令実行ユニツトは書込データ４５７をメモリライ
トレジスタ４０８にセツトし、書込である旨を示
す制御情報４５６を出力するところとなる。この
制御情報４５６はデコーダ４０９によつてデコー
ドされ、そのデコード出力によつてライトアクセ
スフラグ（WAC）用のフリツプフロツプ４１２
がセツトされることにより、高速バツフアメモリ
に対して書込起動がかけられるものである。な
お、説明が遅れたが、読出の場合データタイプは
特に重要なものではない。先頭メモリアドレスと
メモリアドレス長とからなるデータタイプによつ
て同一メモリアクセス単位内におけるバイトデー
タを選択的に読み出すことは可能であるが、これ
によつて特に実効があるわけではないからであ
る。しかしながら、書込の場合には指定されたメ
モリアドレスに指定された書込データを書き込む
必要があり、この書込制御をデータタイプによつ
て行うものである。

さて、書込起動によつてデータの書込が行われ
るが、書込の場合にも書込起動が１回で済まされ
る場合と２回必要な場合とがある。アクセスされ
るべきメモリアドレスが２つのメモリアクセス単
位に亘る場合は２回書込起動をかける必要がある
わけである。

先ず１回で済まされる場合について説明すれ
ば、書込起動に対しては高速バツフアメモリより
アクセス終了信号（AEND）がアクセス終了時
点で出力されるから、これによつてデコーダ４０
９を介しライトアクセス完了フラグ（WE）用の
フリツプフロツプ４１０をセツトするとともに、
フリツプフロツプ４１２をリセツトするものであ
る。フリツプフロツプ４１０がセツトされたこと
によつて命令実行ユニツトはアクセスの終了を知
れるわけである。

次に２回で済まされる場合について説明すれ
ば、１回目の書込起動に対するアクセス終了信号
によつてデコーダ４０９を介しフリツプフロツプ
４１４はセツトされ、また、メモリアドレスレジ
スタ４０４はカウントアツプ信号４５４によつて
＋４カウントアツプされる。但し、この時点では
フリツプフロツプ４１２はリセツトされず、ま
た、フリツプフロツプ４１０はセツトされない。
したがつて、この後のサイクルでメモリライトレ
ジスタ４０８における書込データを更新した状態
で第２回目の書込起動が行われるものである。こ
の書込起動に対するアクセス終了信号が得られた
時点でフリツプフロツプ４１２，４１４をリセツ
トする一方、フリツプフロツプ４１０をセツトす
るものである。

アドレス計算ユニツトよりアドレスなどの情報
が与えられる場合は以上のようであるが、命令実
行ユニツトよりアドレスなどが与えられる場合も
事情は同様となつている。この場合オペランドア
ドレスやデータタイプ、制御情報が命令実行ユニ
ツトより与えられることは勿論であるが、この他
命令実行ユニツトで書込を制御していることか
ら、フリツプフロツプ４１５の出力は特に考慮さ
れることはない。

最後にデコーダ４０９の一例での詳細な構成に
ついて第４図により説明する。

これによるとデータタイプレジスタ４０３およ
びメモリアドレスレジスタ４０４からの出力はデ
コーダ４０９内部において先ずデコーダ５００に
入力され、デコーダ５００によりアクセスが１回
で済まされるか２回で済まされるかが判定される
ようになつている。一方、制御情報４５５，４５
６の何れか一方もセレクタ５０１を介しデコーダ
５０２によつてリードモードであるかライトモー
ドであるのかが判定されるようになつている。

先ずリードモードである場合には１入力否定ア
ンドゲート５０８、オアゲート５０９を介してフ
リツプフロツプ４１３がセツト可能状態におか
れ、この状態で第１のセツト信号がフリツプフロ
ツプ４１３に与えられることによりフリツプフロ
ツプ４１３はセツトされるようになつている。フ
リツプフロツプ４１３は１回目のアクセス終了信
号か２回目のアクセス終了信号が得られた時点で
リセツトされるが、何れの時点でリセツトされる
かはアンドゲート５０７の出力状態によつてい
る。即ち、２回のアクセスが必要な場合にはデコ
ーダ５００の出力によつて１入力否定アンドゲー
ト５０３を介しアンドゲート５０５が活性化さ
れ、１回目のアクセス終了信号が得られた時点で
フリツプフロツプ４１１，４１３，４１４には第
２のセツト信号が与えられる。これによりアンド
ゲート５０５からはカウントアツプ信号４５４が
得られ、また、フリツプフロツプ４１４はセツト
状態におかれるものである。この場合アンドゲー
ト５０７は条件を満足するが、アンドゲート５０
６は条件を満足しないから、フリツプフロツプ４
１３はそのままセツト状態におかれ、フリツプフ
ロツプ４１１はリセツト状態のままである。しか
しながら、フリツプフロツプ４１４がセツト状態
におかれるようになれば、アンドゲート５０５は
不活性化状態に、また、アンドゲート５０６はオ
アゲート５０４を介するフリツプフロツプ４１４
のセツト出力によつて活性化されるようになる。
このような状態で２回目のアクセス終了信号が得
られれば、アンドゲート５０６では条件が満足さ
れるが、アンドゲート５０５，５０７では条件が
満足されなくなることから、第２のセツト信号に
よつてフリツプフロツプ４１１はセツト状態にお
かれ、また、フリツプフロツプ４１３，４１４は
ともにリセツトされるところとなるものである。

次に１回のアクセスで済まされる場合について
説明すれば、この場合にはフリツプフロツプ４１
３は先の場合と同様にしてセツト状態におかれる
が、アンドゲート５０５が活性化されることはな
い。即ち、カウントアツプ信号４５４は出力され
ず、また、フリツプフロツプ４１４もセツトされ
ることはないものである。この場合にはアンドゲ
ート５０６がデコーダ５００からの出力によつて
初めから活性化されることから、１回目のアクセ
ス終了信号が得られる時点においてアンドゲート
５０６では条件が満足されるが、アンドゲート５
０７で条件は満足されず、したがつて第２のセツ
ト信号によつてフリツプフロツプ４１１，４１３
はそれぞれセツト状態、リセツト状態におかれる
ものである。

リードモードの場合は以上のようであるが、ラ
イトモードである場合にも事情は同様となつてい
る。即ち、フリツプフロツプ４１４はライトモー
ド、リードモードに共用されており、フリツプフ
ロツプ４１０，４１２はそれぞれフリツプフロツ
プ４１１，４１３に対応するものとなつているか
らである。アンドゲート５１０，５１２，５１３
およびオアゲート５１４の機能については明らか
であるので特にこれ以上の説明は要しないが、た
だ、ライトモードの場合にはアドレス準備完了を
示すフリツプフロツプ４１５が設けられているこ
とは既述したところである。フリツプフロツプ４
１５はフリツプフロツプ４１２に先立つて１入力
否定アンドゲート５１１によりセツト可能状態に
あるときに第３のセツト信号によつてセツトされ
るようになつているものである。なお、フリツプ
フロツプ４１１，４１０，４１５はセツト状態に
おかれてから、適当な時点でリセツトされる。

以上本発明をメモリアクセス単位が４バイトと
して説明したが、これに限定されることなく適用
可能なものであることは明らかである。

以上説明したように本発明は、ハードウエアに
てアクセスされるべきメモリアドレスがメモリア
クセス境界に跨がるか否か、即ち、アクセスが１
回で済まされるか２回必要かを判定し、２回必要
と判定された場合にはハードウエアによつて引き
続きメモリアクセスが実行されるようにしたもの
である。したがつて本発明による場合は、アクセ
スされるべきメモリアドレスがメモリアクセス境
界に跨がり、２回メモリアクセスが必要な場合で
あつてもソフトウエア上でのメモリアクセスは１
回で済まされるという効果がある。

【図面の簡単な説明】

第１図は、本発明によるデータ処理装置の一例
での概要構成を示す図、第２図は、その構成にお
けるオペランドフエツチユニツトの詳細な構成を
示す図、第３図は、アクセスされるべきメモリア
ドレスとメモリアクセス境界との関係でメモリア
クセスが１回で済まされるか２回で済まされるか
を説明するための図、第４図は、第２図における
要部とその周辺の一例での詳細な構成を示す図で
ある。 ４１２……ライト起動用フリツプフロツプ、４
１３……リード起動用フリツプフロツプ、５００
……メモリアクセス回数判定用デコーダ、５０２
……リード／ライト判定用デコーダ。

Claims (1)

【特許請求の範囲】
1. １ Ｎ（Ｎ；２以上の整数）アドレス毎に区分さ
   れたメモリアドレスを、メモリアドレス区分の
   各々をアクセス単位として任意の先頭メモリアド
   レスよりＮ−１メモリアドレス以内で連続してメ
   モリアクセスするデータ処理装置において、ソフ
   トウエアによるメモリアクセスの際得られるアク
   セスされるべき先頭メモリアドレスとメモリアド
   レス長とから必要とされるメモリアクセス回数を
   判定するアクセス回数判定手段と、該手段からの
   判定結果にもとづき必要な場合にメモリに対する
   アドレスを１回目のメモリアクセス終了時にＮア
   ドレス分更新するメモリアドレス更新手段と、上
   記アクセス回数判定手段からの判定結果にもどづ
   き必要回数メモリに対してメモリアクセスを実行
   するアクセス実行手段とを備えてなる構成を特徴
   とするデータ処理装置。