JPH0218503B2 - - Google Patents
Info
- Publication number
- JPH0218503B2 JPH0218503B2 JP57226612A JP22661282A JPH0218503B2 JP H0218503 B2 JPH0218503 B2 JP H0218503B2 JP 57226612 A JP57226612 A JP 57226612A JP 22661282 A JP22661282 A JP 22661282A JP H0218503 B2 JPH0218503 B2 JP H0218503B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cpu
- output
- control register
- abnormal signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Emergency Alarm Devices (AREA)
- Alarm Systems (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はCPU暴走監視回路、特にウオツチド
ツグタイマ回路を用いたCPU暴走監視回路に関
する。
ツグタイマ回路を用いたCPU暴走監視回路に関
する。
(2) 従来技術と問題点
一般に、CPU（Central Processing Unit；中
央処理装置）が暴走したか否かを監視する場合
に、ウオツチドツグタイマ（Watch Dog
Timer；以下WDTと称する）回路が使用される
ことがある。
央処理装置）が暴走したか否かを監視する場合
に、ウオツチドツグタイマ（Watch Dog
Timer；以下WDTと称する）回路が使用される
ことがある。
このWDT回路は、第１のアクセスと第２のア
クセスとのインターバル時間を測定し、このイン
ターバル時間が所定の基準時間の下限以下または
上限以上の場合に、異常検出信号を出力するよう
になつている。
クセスとのインターバル時間を測定し、このイン
ターバル時間が所定の基準時間の下限以下または
上限以上の場合に、異常検出信号を出力するよう
になつている。
しかし、このWDT回路はモノステーブルマル
チバイブレータにより構成されている。従つて、
従来のようにWDT回路だけでCPU暴走監視回路
を組み立てた場合、電源のノイズ等が原因で
WDT回路が一度もアクセスされていないのに異
常信号を発生することがある。
チバイブレータにより構成されている。従つて、
従来のようにWDT回路だけでCPU暴走監視回路
を組み立てた場合、電源のノイズ等が原因で
WDT回路が一度もアクセスされていないのに異
常信号を発生することがある。
また、CPUによるソフトウエア処理時間中の
イニシヤルプログラム処理が長くなるとWDT回
路のアクセスインターバル時間が長くなり、
CPUが暴走していないにも拘らずWDT回路から
異常信号が出力することがある。
イニシヤルプログラム処理が長くなるとWDT回
路のアクセスインターバル時間が長くなり、
CPUが暴走していないにも拘らずWDT回路から
異常信号が出力することがある。
(3) 発明の目的
本発明の目的は、WDT回路の出力側にゲート
回路を設けることにより正常処理時にはこのゲー
ト回路を閉じてWDT回路から異常信号が送出さ
れないようにしてCPU暴走監視回路の誤動作を
防止することにある。
回路を設けることにより正常処理時にはこのゲー
ト回路を閉じてWDT回路から異常信号が送出さ
れないようにしてCPU暴走監視回路の誤動作を
防止することにある。
(4) 発明の構成
本発明によればバスを介してCPUとウオツチ
ドツグ回路を相互接続し、ウオツチドツグ回路か
ら出力される異常信号の有無によりCPUの暴走
を監視する回路において、ウオツチドツグ回路の
出力側にゲート回路が設けられていると共に該ゲ
ート回路の入力側と上記バス間には制御レジスタ
が設けられ、前記CPUのリセツト直後は前記制
御レジスタはリセツトされ異常信号が出力され
ず、前記CPUの初期動作終了後に前記制御レジ
スタにより前記ゲート回路が開かれて異常信号が
出力可能となるようになつていることを特徴とす
るCPU暴走監視回路が提供される。
ドツグ回路を相互接続し、ウオツチドツグ回路か
ら出力される異常信号の有無によりCPUの暴走
を監視する回路において、ウオツチドツグ回路の
出力側にゲート回路が設けられていると共に該ゲ
ート回路の入力側と上記バス間には制御レジスタ
が設けられ、前記CPUのリセツト直後は前記制
御レジスタはリセツトされ異常信号が出力され
ず、前記CPUの初期動作終了後に前記制御レジ
スタにより前記ゲート回路が開かれて異常信号が
出力可能となるようになつていることを特徴とす
るCPU暴走監視回路が提供される。
(5) 発明の実施例
以下、本発明を実施例により添付図面を参照し
て説明する。
て説明する。
図は本発明に係るCPU暴走監視回路の構成図
である。
である。
図の回路は、WDT回路１３の出力側にゲート
回路１４が設けられこのゲート回路１４を制御レ
ジスタ１６で制御することにより、正常時であつ
てもWDT回路を所定の基準時間内にアクセスで
きない場合には異常信号USが出力されないよう
にしたものである。
回路１４が設けられこのゲート回路１４を制御レ
ジスタ１６で制御することにより、正常時であつ
てもWDT回路を所定の基準時間内にアクセスで
きない場合には異常信号USが出力されないよう
にしたものである。
CPU１８は、例えばマイクロプロセツサであ
り、該CPU１８はマイクロプロセツサバス１７
を介してROM１９，RAM２０と接続されてい
る。上記マイクロプロセツサバス１７にはアドレ
スバスインタフエイス回路１０及びデータバスイ
ンタフエイス回路１５が接続されてCPU側と
WDT回路１３側との間で相互接続が確保されて
いる。
り、該CPU１８はマイクロプロセツサバス１７
を介してROM１９，RAM２０と接続されてい
る。上記マイクロプロセツサバス１７にはアドレ
スバスインタフエイス回路１０及びデータバスイ
ンタフエイス回路１５が接続されてCPU側と
WDT回路１３側との間で相互接続が確保されて
いる。
アドレスバスインタフエイス回路１０の出力は
第１アドレスデコード回路１１と第２アドレスデ
コード回路１２へ供給される。またデコード回路
１１の出力はWDT回路１３へ、他方デコード回
路１２の出力は制御レジスタ１６へ供給される。
制御レジスタ１６はデータバスインタフエイス回
路１５を介して供給されるデータを上記デコード
回路１２の出力により保持し、ゲート回路１４を
制御する役割を有する。
第１アドレスデコード回路１１と第２アドレスデ
コード回路１２へ供給される。またデコード回路
１１の出力はWDT回路１３へ、他方デコード回
路１２の出力は制御レジスタ１６へ供給される。
制御レジスタ１６はデータバスインタフエイス回
路１５を介して供給されるデータを上記デコード
回路１２の出力により保持し、ゲート回路１４を
制御する役割を有する。
上記の構成を有する本発明に係るCPU暴走監
視回路は次のように動作する。
視回路は次のように動作する。
制御レジスタ１６はCPU１８のリセツト直後
はリセツトされて異常信号が出力されず、前記
CPU１８の初期動作終了後に前記制御レジスタ
１６により前記ゲート回路が開かれて異常信号が
出力可能となるようになつている。
はリセツトされて異常信号が出力されず、前記
CPU１８の初期動作終了後に前記制御レジスタ
１６により前記ゲート回路が開かれて異常信号が
出力可能となるようになつている。
今、電源が投入されてシステムが起動し、
CPUは正常に処理を行なつているが、ソフトウ
エアリセツト時で非常に長い時間イニシヤル処理
が行なわれていると仮定する。そうすると最初の
WDT回路１３へのアクセス時間が基準時間を越
えるので電源ノイズによりWDT回路１３のモノ
マルチが異常信号を発する。
CPUは正常に処理を行なつているが、ソフトウ
エアリセツト時で非常に長い時間イニシヤル処理
が行なわれていると仮定する。そうすると最初の
WDT回路１３へのアクセス時間が基準時間を越
えるので電源ノイズによりWDT回路１３のモノ
マルチが異常信号を発する。
ところがROM１９に予め格納されたデータが
データバスインタフエイス回路１５、インタフエ
イス回路１０を経由してデコード回路１２の出力
により制御レジスタ１６に保持されている。従つ
てゲート回路１４は閉鎖された状態を維持し、異
常信号USは出力されない。
データバスインタフエイス回路１５、インタフエ
イス回路１０を経由してデコード回路１２の出力
により制御レジスタ１６に保持されている。従つ
てゲート回路１４は閉鎖された状態を維持し、異
常信号USは出力されない。
(6) 発明の効果
上記の通り、本発明によればWDT回路の出力
側にゲート回路が設けられ該ゲート回路が制御レ
ジスタにより制御されることにより、正常処理時
にはWDT回路から異常信号が送出されずCPU暴
走監視回路の誤動作が防止される。
側にゲート回路が設けられ該ゲート回路が制御レ
ジスタにより制御されることにより、正常処理時
にはWDT回路から異常信号が送出されずCPU暴
走監視回路の誤動作が防止される。
図は本発明に係るCPU暴走監視回路の構成図
である。 １０……アドレスバスインタフエイス回路、１
１……第１アドレスデコード回路、１２……第２
アドレスデコード回路、１３……WDT回路、１
４……ゲート回路、１５……データバスインタフ
エイス回路、１６……制御レジスタ、１７……マ
イクロプロセツサバス、１８……CPU、１９…
…ROM、２０……RAM。
である。 １０……アドレスバスインタフエイス回路、１
１……第１アドレスデコード回路、１２……第２
アドレスデコード回路、１３……WDT回路、１
４……ゲート回路、１５……データバスインタフ
エイス回路、１６……制御レジスタ、１７……マ
イクロプロセツサバス、１８……CPU、１９…
…ROM、２０……RAM。
Claims (1)
- １ バスを介してCPUとウオツチドツグ回路を
相互接続し、ウオツチドツグ回路から出力される
異常信号の有無によりCPUの暴走を監視する回
路において、ウオツチドツグ回路の出力側にゲー
ト回路が設けられていると共に該ゲート回路の入
力側と上記バス間には制御レジスタが設けられ、
前記CPUのリセツト直後は前記制御レジスタは
リセツトされ異常信号が出力されず、前記CPU
の初期動作終了後に前記制御レジスタにより前記
ゲート回路が開かれて異常信号が出力可能となる
ようになつていることを特徴とするCPU暴走監
視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226612A JPS59119453A (ja) | 1982-12-27 | 1982-12-27 | Ｃｐｕ暴走監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226612A JPS59119453A (ja) | 1982-12-27 | 1982-12-27 | Ｃｐｕ暴走監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119453A JPS59119453A (ja) | 1984-07-10 |
| JPH0218503B2 true JPH0218503B2 (ja) | 1990-04-25 |
Family
ID=16847923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226612A Granted JPS59119453A (ja) | 1982-12-27 | 1982-12-27 | Ｃｐｕ暴走監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119453A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296443A (ja) * | 1985-06-24 | 1986-12-27 | Mitsubishi Electric Corp | ウオツチドツグ・タイマ |
| JPS6260038A (ja) * | 1985-09-10 | 1987-03-16 | Hochiki Corp | ウオツチドツグ回路 |
| JPS6310248A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | マイクロプロセツサの異常状態検出方式 |
| JPH01211138A (ja) * | 1988-02-19 | 1989-08-24 | Fujitsu Ltd | 計算機システムの監視回路用リセット回路 |
| JPH01172152U (ja) * | 1988-05-24 | 1989-12-06 | ||
| JPH0325943U (ja) * | 1989-07-24 | 1991-03-18 | ||
| US7432504B2 (en) * | 2005-09-27 | 2008-10-07 | Xerox Corporation | Dicorotron wire assembly removal and storage tool |
| JP5625949B2 (ja) * | 2011-01-25 | 2014-11-19 | 日本電気株式会社 | システム監視装置及びシステム監視方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103723A (en) * | 1980-01-23 | 1981-08-19 | Nippon Denso Co Ltd | Automatic reset method for computer |
-
1982
- 1982-12-27 JP JP57226612A patent/JPS59119453A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59119453A (ja) | 1984-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| JPS59119453A (ja) | Ｃｐｕ暴走監視回路 | |
| JPS6363935B2 (ja) | ||
| JP3161444B2 (ja) | 障害ロギングシステム、方法およびプログラムを記憶した記憶媒体 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPS5878239A (ja) | 演算制御回路 | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JP3214079B2 (ja) | Ｃｐｕの異常検出装置 | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JP2702972B2 (ja) | メモリ初期設定方式 | |
| JPS63174158A (ja) | マルチプロセツサシステム | |
| JPH04333963A (ja) | 障害処理方式 | |
| JP2583617B2 (ja) | マルチプロセッサシステム | |
| JPS60220448A (ja) | マルチｃｐｕシステムの相互チエツク方法 | |
| KR200183293Y1 (ko) | 개인용 컴퓨터 이상발생복구장치 | |
| JP3058306B2 (ja) | データ入出力用プリント板 | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPS622684Y2 (ja) | ||
| JPS6029856A (ja) | マルチプロセツサ・システムにおけるロ−カルメモリのアクセス制御方式 | |
| JPS60164852A (ja) | プログラム暴走監視方式 | |
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPH0748198B2 (ja) | マルチプロセッサシステム | |
| JPS6336431Y2 (ja) |