JPH02185167A - ノンインターレース走査識別回路 - Google Patents
ノンインターレース走査識別回路Info
- Publication number
- JPH02185167A JPH02185167A JP611689A JP611689A JPH02185167A JP H02185167 A JPH02185167 A JP H02185167A JP 611689 A JP611689 A JP 611689A JP 611689 A JP611689 A JP 611689A JP H02185167 A JPH02185167 A JP H02185167A
- Authority
- JP
- Japan
- Prior art keywords
- field
- output
- signal
- circuit
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＶＴＲ等の画像信号がインターレース走査・
ノンインターレース走査のどちらかであるかを識別する
ノンインターレース走査識別回路に関する。
ノンインターレース走査のどちらかであるかを識別する
ノンインターレース走査識別回路に関する。
２つのＴＶ信号、あるいはＶＴＲからの映像信号を使っ
て、ピクチャー・イン・ピクチャー（ＰＩＰ）等の親・
千両を再生する場合、従来の技術としては、子画面映像
信号の第１フイールド、第２フイールドを判定し、それ
ぞれ別のメモリ領域に貯えていた。この貯えられたメモ
リ内の子画面データは、親画面の映像信号に同期して、
親画面の第１フイールドには子画面の第１フイールドの
データを、親画面の第２フイールドには子画面の第２フ
イールドのデータを出力するようにしていた。
て、ピクチャー・イン・ピクチャー（ＰＩＰ）等の親・
千両を再生する場合、従来の技術としては、子画面映像
信号の第１フイールド、第２フイールドを判定し、それ
ぞれ別のメモリ領域に貯えていた。この貯えられたメモ
リ内の子画面データは、親画面の映像信号に同期して、
親画面の第１フイールドには子画面の第１フイールドの
データを、親画面の第２フイールドには子画面の第２フ
イールドのデータを出力するようにしていた。
また、子画面信号としてＶＴＲからの静止画信号を入力
する場合、静止画信号はＶＴＲの機能上ノンインターレ
ース走査になってしまうため、フィールド識別信号が第
１フイールドか第２フイールドに固定してしまうという
状況が生じている。
する場合、静止画信号はＶＴＲの機能上ノンインターレ
ース走査になってしまうため、フィールド識別信号が第
１フイールドか第２フイールドに固定してしまうという
状況が生じている。
従来のノンインターレース走査識別信号を発生する回路
として、第３図に示す回路がある。これはｎ個のＤ−Ｆ
／Ｆ １〜６ （ｎは２以上の自然数）でシフトレジス
タを構成し、垂直同期信号が入力される度に現フィール
ドのフィールド識別信号をＤ−Ｆ／Ｆｌのデータ入力端
２からラッチし、１フイールド前のフィールド識別信号
であるＤ−Ｆ／Ｆｌの非反転出力端Ｑの出力をＤ−Ｆ／
Ｆ２のデータ入力端りからラッチする。また２フイール
ド前のフィールド識別信号であるＤ−Ｆ／Ｆ２の非反転
出力端Ｑの出力をＤ −Ｆ／Ｆ ３のデータ入力端りか
らラッチするというように、次々とＤ−Ｆ／Ｆ内データ
をシフトしていく。
として、第３図に示す回路がある。これはｎ個のＤ−Ｆ
／Ｆ １〜６ （ｎは２以上の自然数）でシフトレジス
タを構成し、垂直同期信号が入力される度に現フィール
ドのフィールド識別信号をＤ−Ｆ／Ｆｌのデータ入力端
２からラッチし、１フイールド前のフィールド識別信号
であるＤ−Ｆ／Ｆｌの非反転出力端Ｑの出力をＤ−Ｆ／
Ｆ２のデータ入力端りからラッチする。また２フイール
ド前のフィールド識別信号であるＤ−Ｆ／Ｆ２の非反転
出力端Ｑの出力をＤ −Ｆ／Ｆ ３のデータ入力端りか
らラッチするというように、次々とＤ−Ｆ／Ｆ内データ
をシフトしていく。
次に、ｎ個のＤ−Ｆ／Ｆの非反転出力端Ｑより出力され
たｎフィールド分のフィールド識別信号をＡＮＤ回路２
１で、またｎ個のＤ−Ｆ／Ｆの反転出力地回より出力さ
れたｎフィールド分のフィールド識別結果をＡＮＤ回路
２２でそれぞれ論理積をとる。これらＡＮＤ回路２１．
２２のどちらかの結果が論理Ｈになったとすると、ｎ個
のＤ−Ｆ／Ｆ内データがすべて一致したということにな
り、ｎ個のフィールドを走査する間、フィールド識別結
果が常に固定であったことがわかる。このようにフィー
ルド識別結果が連続して固定であるということは、画像
信号がＶＴＲの静止画信号のようにノンインターレース
走査を行なっているといえる。
たｎフィールド分のフィールド識別信号をＡＮＤ回路２
１で、またｎ個のＤ−Ｆ／Ｆの反転出力地回より出力さ
れたｎフィールド分のフィールド識別結果をＡＮＤ回路
２２でそれぞれ論理積をとる。これらＡＮＤ回路２１．
２２のどちらかの結果が論理Ｈになったとすると、ｎ個
のＤ−Ｆ／Ｆ内データがすべて一致したということにな
り、ｎ個のフィールドを走査する間、フィールド識別結
果が常に固定であったことがわかる。このようにフィー
ルド識別結果が連続して固定であるということは、画像
信号がＶＴＲの静止画信号のようにノンインターレース
走査を行なっているといえる。
そのためＡＮＤ回路２１．２２の論理和をとったＯＲ回
路２３の出力が論理Ｈの時は常にノンインターレース走
査であると識別される。
路２３の出力が論理Ｈの時は常にノンインターレース走
査であると識別される。
上述した従来のノンインターレース走査識別信号は、ｎ
フィールド分のフィールド識別信号の論理積をとってい
るため、ｎフィールド分のフィールド識別信号のうち、
ノイズ等の影響によって１個でも誤ったフィールド識別
信号が入力されると、ｎフィールドの走査が終了する期
間中、ＡＮＤ回路の出力が論理りどなって常に誤った信
号を出力してしまうという欠点がある。
フィールド分のフィールド識別信号の論理積をとってい
るため、ｎフィールド分のフィールド識別信号のうち、
ノイズ等の影響によって１個でも誤ったフィールド識別
信号が入力されると、ｎフィールドの走査が終了する期
間中、ＡＮＤ回路の出力が論理りどなって常に誤った信
号を出力してしまうという欠点がある。
本発明の目的は、このような問題を解決し、連続したｎ
フィールド分のフィールド識別信号を画像信号からＤ−
Ｆ／Ｆラッチすると共に、Ｄ−Ｆ／Ｆの奇数段目のすべ
ての出力端および偶数段目のすべての出力端で出力信号
の論理レベルの多数決をとることにより、多少のフィー
ルド識別信号の誤りがあっても、正確なノンインターレ
ース走査−識別信号を得られると共に、ノンインターレ
ース走査時にフィールドが奇偶どちらかに固定になって
いるのか容易に識別できるようにしたノンインターレー
ス走査識別回路を提供することにある。
フィールド分のフィールド識別信号を画像信号からＤ−
Ｆ／Ｆラッチすると共に、Ｄ−Ｆ／Ｆの奇数段目のすべ
ての出力端および偶数段目のすべての出力端で出力信号
の論理レベルの多数決をとることにより、多少のフィー
ルド識別信号の誤りがあっても、正確なノンインターレ
ース走査−識別信号を得られると共に、ノンインターレ
ース走査時にフィールドが奇偶どちらかに固定になって
いるのか容易に識別できるようにしたノンインターレー
ス走査識別回路を提供することにある。
本発明のノンインターレース走査識別回路の構成は、ｎ
段のＤ型フリップフロップで構成したシフトレジスタと
、前記各り型フリップフロップの奇数段目のすべての一
方の出力端およびその偶数段目のすべての一方の出力端
でそれぞれ論理Ｈ１論理りのどちらが多いかを識別しか
つ多い方の論理レベルを出力する２個の多数決回路と、
これら多数決回路の排他的論理和をとってノンインター
レース識別信号とする排他的論理和回路を備えることを
特徴とする。
段のＤ型フリップフロップで構成したシフトレジスタと
、前記各り型フリップフロップの奇数段目のすべての一
方の出力端およびその偶数段目のすべての一方の出力端
でそれぞれ論理Ｈ１論理りのどちらが多いかを識別しか
つ多い方の論理レベルを出力する２個の多数決回路と、
これら多数決回路の排他的論理和をとってノンインター
レース識別信号とする排他的論理和回路を備えることを
特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明のノンインターレース識別回路の一実施
例を示す回路図である０本実施例は、ｎ（ｎ＝２＋４ｍ
ただしｍは０以上の整数）個のＤ−Ｆ／Ｆでシフトレジ
スタを構成し、垂直同期信号が入力される度に、現フィ
ールドのフィールド識別信号をＤ−Ｆ／Ｆｌのデータ入
力端りからラッチし、１フイールド前のフィールド識別
信号であるＤ−Ｆ／Ｆｌの非反転出力端Ｑの出力をＤ−
Ｆ／Ｆ２のデータ入力端りからラッチする。また、２フ
イールド前のフィールド識別信号であるＤ−Ｆ／Ｆ２の
非反転出力端Ｑの出力をＤ−Ｆ／Ｆ３のデータ入力端り
からラッチするというように次々とＤ−Ｆ／Ｆ内データ
をシフトしていく。
例を示す回路図である０本実施例は、ｎ（ｎ＝２＋４ｍ
ただしｍは０以上の整数）個のＤ−Ｆ／Ｆでシフトレジ
スタを構成し、垂直同期信号が入力される度に、現フィ
ールドのフィールド識別信号をＤ−Ｆ／Ｆｌのデータ入
力端りからラッチし、１フイールド前のフィールド識別
信号であるＤ−Ｆ／Ｆｌの非反転出力端Ｑの出力をＤ−
Ｆ／Ｆ２のデータ入力端りからラッチする。また、２フ
イールド前のフィールド識別信号であるＤ−Ｆ／Ｆ２の
非反転出力端Ｑの出力をＤ−Ｆ／Ｆ３のデータ入力端り
からラッチするというように次々とＤ−Ｆ／Ｆ内データ
をシフトしていく。
そしてｎ段のＤ −Ｆ／Ｆ ６の出力端Ｑ、Ｑにおいて
、奇数段目のすべての信号と偶数段目のすべての信号で
それぞれ論理Ｈ２論理りどちらの信号が多いかを多数決
回路７，８によって多数決をとり、多い方の論理レベル
を多数決回路７．８より出力し、奇数段目と偶数段目の
多数決回路７，８より出力された２信号の排他的論理和
（ＥＸ−ＯＲ）をＥＸ−ＯＲ回路９によりとり、出力端
子１３から出力する。
、奇数段目のすべての信号と偶数段目のすべての信号で
それぞれ論理Ｈ２論理りどちらの信号が多いかを多数決
回路７，８によって多数決をとり、多い方の論理レベル
を多数決回路７．８より出力し、奇数段目と偶数段目の
多数決回路７，８より出力された２信号の排他的論理和
（ＥＸ−ＯＲ）をＥＸ−ＯＲ回路９によりとり、出力端
子１３から出力する。
例えば、インターレース走査を行なっている場合、Ｄ−
Ｆ／Ｆにラッチされているデータは論理Ｈ１論理Ｌ（論
理Ｈ：奇数フィールド、論理Ｌ：偶数フィールド）が交
互になっているので、奇数段目のＱ信号、偶数段目のぐ
信号の多数決回路７．８より出力される論理レベルは、
常に一致した信号になる。このためＢＸ−ＯＲ回路９の
出力が常に論理りになる。
Ｆ／Ｆにラッチされているデータは論理Ｈ１論理Ｌ（論
理Ｈ：奇数フィールド、論理Ｌ：偶数フィールド）が交
互になっているので、奇数段目のＱ信号、偶数段目のぐ
信号の多数決回路７．８より出力される論理レベルは、
常に一致した信号になる。このためＢＸ−ＯＲ回路９の
出力が常に論理りになる。
次に、ノンインターレース走査の場合は、Ｄ−Ｆ／Ｆに
ラッチされているデータは、すべて論理Ｈか論理りに固
定されているので、奇数段目のＱ信号と偶数段目の可信
号の多数決回路７．８より出力される論理レベルはどち
らかが論理Ｈならばもう片方は必ず論理りになる。その
ため、ＥＸ−ＯＲ回路９の出力であるノンインターレー
ス識別信号が論理Ｈとなり、インターレース走査、ノン
インターレース走査の識別が可能になる。
ラッチされているデータは、すべて論理Ｈか論理りに固
定されているので、奇数段目のＱ信号と偶数段目の可信
号の多数決回路７．８より出力される論理レベルはどち
らかが論理Ｈならばもう片方は必ず論理りになる。その
ため、ＥＸ−ＯＲ回路９の出力であるノンインターレー
ス識別信号が論理Ｈとなり、インターレース走査、ノン
インターレース走査の識別が可能になる。
第２図は本発明の第２の実施例を示す回路図であるｎ個
のＤ−Ｆ／Ｆｌ〜６でシフトレジスタを構成することは
、第１の実施例と同じであるが、奇数段目のすべての信
号と偶数段目のすべての信号で多数決回路７，８で多数
決をとる際、Ｄ−Ｆ／Ｆの非反転出力端Ｑの信号のみで
行なう、また、２つの多数決回路７．８より出力された
信号の排他的論理和（ＥＸ−ＮＯＲ）をＥＸ−ＯＲ回路
１５によりとる。
のＤ−Ｆ／Ｆｌ〜６でシフトレジスタを構成することは
、第１の実施例と同じであるが、奇数段目のすべての信
号と偶数段目のすべての信号で多数決回路７，８で多数
決をとる際、Ｄ−Ｆ／Ｆの非反転出力端Ｑの信号のみで
行なう、また、２つの多数決回路７．８より出力された
信号の排他的論理和（ＥＸ−ＮＯＲ）をＥＸ−ＯＲ回路
１５によりとる。
また、このノンインターレース走査識別信号と、どちら
か一方の多数決回路７，８の出力の論理和をＡＮＤ回路
１６によりとることにより、ノンインターレース走査時
に奇偶どちらのフィールドに固定されているかを示すフ
ィールド識別信号を手軽に発見できるという利点がある
。
か一方の多数決回路７，８の出力の論理和をＡＮＤ回路
１６によりとることにより、ノンインターレース走査時
に奇偶どちらのフィールドに固定されているかを示すフ
ィールド識別信号を手軽に発見できるという利点がある
。
以上説明したように本発明は、連続したｎフィールド分
のフィールド識別信号を画像信号から得てＤ−Ｆ／Ｆに
ラッチすると共にＤ−Ｆ／Ｆの奇数段目のすべての出力
端Ｑまたはておよび偶数段目のすべての出力端Ｑまたは
Ｑで出力信号の論理レベルの多数決をとり、これらの排
他的論理和をとることにより、多少のフィールド識別信
号の誤りがあっても、正確はノンインターレース走査識
別信号を得られると共に、ノンインターレース走査時に
フィールドが奇・偶のどちらに固定になっているのか容
易に求められるという効果がある。
のフィールド識別信号を画像信号から得てＤ−Ｆ／Ｆに
ラッチすると共にＤ−Ｆ／Ｆの奇数段目のすべての出力
端Ｑまたはておよび偶数段目のすべての出力端Ｑまたは
Ｑで出力信号の論理レベルの多数決をとり、これらの排
他的論理和をとることにより、多少のフィールド識別信
号の誤りがあっても、正確はノンインターレース走査識
別信号を得られると共に、ノンインターレース走査時に
フィールドが奇・偶のどちらに固定になっているのか容
易に求められるという効果がある。
ＡＮＤ回路、２３・ＯＲ回路。
Claims (1)
- ｎ段のＤ型フリップフロップで構成したシフトレジスタ
と、前記各Ｄ型フリップフロップの奇数段目のすべての
一方の出力端およびその偶数段目のすべての一方の出力
端でそれぞれ論理Ｈ、論理Ｌのどちらが多いかを識別し
かつ多い方の論理レベルを出力する２個の多数決回路と
、これら多数決回路の排他的論理和をとってノンインタ
ーレース識別信号とする排他的論理和回路を備えること
を特徴とするノンインターレース走査識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP611689A JPH02185167A (ja) | 1989-01-12 | 1989-01-12 | ノンインターレース走査識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP611689A JPH02185167A (ja) | 1989-01-12 | 1989-01-12 | ノンインターレース走査識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02185167A true JPH02185167A (ja) | 1990-07-19 |
Family
ID=11629534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP611689A Pending JPH02185167A (ja) | 1989-01-12 | 1989-01-12 | ノンインターレース走査識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185167A (ja) |
-
1989
- 1989-01-12 JP JP611689A patent/JPH02185167A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02180476A (ja) | フィールド判別装置 | |
| US5025496A (en) | Odd/even field detector for video signals | |
| JPH02185167A (ja) | ノンインターレース走査識別回路 | |
| JPH05183884A (ja) | 映像信号処理回路 | |
| US4694340A (en) | Vertical synchronizing signal separating circuit | |
| JP2792050B2 (ja) | ノンインターレース走査識別装置 | |
| JP2542707B2 (ja) | 水平同期パルス計測回路 | |
| JP2950784B2 (ja) | 非同期信号同期化回路 | |
| TW295764B (ja) | ||
| JPS63272177A (ja) | フイ−ルド判別回路 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH04249496A (ja) | 映像信号検出装置 | |
| JPH07264176A (ja) | フレーム番号付加方式と信号伝送装置 | |
| KR0143679B1 (ko) | 영상 모드 판별장치 | |
| JP2707650B2 (ja) | テレビジョン受像機 | |
| JPH0435575A (ja) | Ｍｕｓｅ信号の同期分離回路 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| KR0183777B1 (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| JP2603938B2 (ja) | 垂直同期判定回路 | |
| JPH03110981A (ja) | テレビジョン受信機 | |
| KR950011527B1 (ko) | 동기신호의 홀/짝수필드검출회로 및 그 방법 | |
| JPS60206268A (ja) | 同期クロツク発生回路 | |
| JPS5925416A (ja) | 警報の待ち受け回路 | |
| JPH05130447A (ja) | フイールド判別回路 |