JPH0218598Y2 - - Google Patents
Info
- Publication number
- JPH0218598Y2 JPH0218598Y2 JP1982009727U JP972782U JPH0218598Y2 JP H0218598 Y2 JPH0218598 Y2 JP H0218598Y2 JP 1982009727 U JP1982009727 U JP 1982009727U JP 972782 U JP972782 U JP 972782U JP H0218598 Y2 JPH0218598 Y2 JP H0218598Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- power supply
- input terminal
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、発信器から発せられる電圧レベルの
パルスや接点パルス等のパルス入力を波形整形後
出力するパルス整形回路に関する。
パルスや接点パルス等のパルス入力を波形整形後
出力するパルス整形回路に関する。
〈従来の技術〉
例えば容量式流量計の発信器では測定した流量
に比例するパルス数の信号を発生する。そこでこ
のパルス数を計数すれば、流量が測定できる。
に比例するパルス数の信号を発生する。そこでこ
のパルス数を計数すれば、流量が測定できる。
この様なパルス信号として、電圧レベルのパル
スと接点パルスとがあり、予め発信器側で用意さ
れている。電圧レベルのパルス信号はハイレベル
とローレベルの電圧信号を繰返してパルスとする
もので、その電圧としては例えば24ボルトのもの
が存在するが、必ずしもすべての発信器の間で統
一されているわけではない。接点パルスは、例え
ばリレーのオンオフのようなもので、受信回路側
でそのまま電圧が検出できないから、電圧レベル
のパルス信号に変換する回路が設けられている。
そして、これらのパルス入力を整形するために、
コンパレータを用いたパルス整形回路が用いられ
ている。
スと接点パルスとがあり、予め発信器側で用意さ
れている。電圧レベルのパルス信号はハイレベル
とローレベルの電圧信号を繰返してパルスとする
もので、その電圧としては例えば24ボルトのもの
が存在するが、必ずしもすべての発信器の間で統
一されているわけではない。接点パルスは、例え
ばリレーのオンオフのようなもので、受信回路側
でそのまま電圧が検出できないから、電圧レベル
のパルス信号に変換する回路が設けられている。
そして、これらのパルス入力を整形するために、
コンパレータを用いたパルス整形回路が用いられ
ている。
〈考案が解決しようとする課題〉
しかしながら、電圧レベルのパルス入力は、直
流成分を含んだものもあるからローレベルが区々
で、更にパルスの振幅も区々であるから、発信器
の仕様に合わせてコンパレータのスレツシユホー
ルド（しきい値）電圧を調整しなければならず、
調整作業が複雑になるという課題があつた。
流成分を含んだものもあるからローレベルが区々
で、更にパルスの振幅も区々であるから、発信器
の仕様に合わせてコンパレータのスレツシユホー
ルド（しきい値）電圧を調整しなければならず、
調整作業が複雑になるという課題があつた。
また接点パルスの場合には電圧レベルのパルス
信号に変換する回路を有する接点パルス用のパル
ス整形回路が必要になり、現場での設置作業が複
雑になる。また、発信器が電圧レベルか接点かに
よつて接続するパルス整形回路を変更しなければ
ならず、作業が繁雑になると言う課題があつた。
信号に変換する回路を有する接点パルス用のパル
ス整形回路が必要になり、現場での設置作業が複
雑になる。また、発信器が電圧レベルか接点かに
よつて接続するパルス整形回路を変更しなければ
ならず、作業が繁雑になると言う課題があつた。
本考案はこのような課題を解決したもので、単
一のパルス整形回路で電圧レベルのパルス信号と
接点パルスのいずれにも対処でき、しかも不統一
な電圧レベルのパルス信号に対してコンパレータ
のしきい値電圧の調整が不要のパルス整形回路を
提供することを目的とする。
一のパルス整形回路で電圧レベルのパルス信号と
接点パルスのいずれにも対処でき、しかも不統一
な電圧レベルのパルス信号に対してコンパレータ
のしきい値電圧の調整が不要のパルス整形回路を
提供することを目的とする。
〈課題を解決するための手段〉
このような目的を達成する本考案は、抵抗加算
回路とその出力を増幅する増幅器として、コモン
ラインを基準としたパルス入力が与えられる信号
入力端子と、この信号入力端子に抵抗を介して非
反転入力端が接続された演算増幅器と、この演算
増幅器の電源端子間に正及び負の電源電圧を供給
する手段と、この負の電源電圧が供給される側の
電源端子と前記コモンラインとを接続する手段
と、前記正及び負の電源電圧を前記演算増幅器の
非反転入力端に加算するための抵抗回路と、前記
演算増幅器の出力を分圧して反転入力端に帰還す
る手段を有している。
回路とその出力を増幅する増幅器として、コモン
ラインを基準としたパルス入力が与えられる信号
入力端子と、この信号入力端子に抵抗を介して非
反転入力端が接続された演算増幅器と、この演算
増幅器の電源端子間に正及び負の電源電圧を供給
する手段と、この負の電源電圧が供給される側の
電源端子と前記コモンラインとを接続する手段
と、前記正及び負の電源電圧を前記演算増幅器の
非反転入力端に加算するための抵抗回路と、前記
演算増幅器の出力を分圧して反転入力端に帰還す
る手段を有している。
またこの後段には波形整形部として、前記演算
増幅器の出力端にコンデンサを介して入力端が接
続されたヒステリシスを持つコンパレータと、こ
のコンパレータの電源端子に前記正及び負の電源
電圧を供給する手段と、前記コンパレータの入力
端と基準電圧点間に接続され前記コンデンサと共
に微分回路を形成する抵抗と、前記コンパレータ
の入力端にアノードが接続された第１のダイオー
ドと、前記コンパレータの入力端にカソードが接
続された第２のダイオードと、これら第１又は第
２のダイオードのいずれか一方を前記コンパレー
タの出力で駆動されるスイツチによつて前記抵抗
と並列に接続する手段とを具備している。
増幅器の出力端にコンデンサを介して入力端が接
続されたヒステリシスを持つコンパレータと、こ
のコンパレータの電源端子に前記正及び負の電源
電圧を供給する手段と、前記コンパレータの入力
端と基準電圧点間に接続され前記コンデンサと共
に微分回路を形成する抵抗と、前記コンパレータ
の入力端にアノードが接続された第１のダイオー
ドと、前記コンパレータの入力端にカソードが接
続された第２のダイオードと、これら第１又は第
２のダイオードのいずれか一方を前記コンパレー
タの出力で駆動されるスイツチによつて前記抵抗
と並列に接続する手段とを具備している。
〈作用〉
本考案の各構成要素はつぎの作用をする。コモ
ンラインは負の電源電圧と接続されているから、
電圧レベルのパルス入力に対して演算増幅器を片
電源的に使用している。また正及び負の電源電圧
を加算する抵抗回路は、接点パルスを電圧レベル
のパルス信号に変換する。然して、信号入力端子
に電圧レベルのパルス信号と接点パルスのいずれ
が入力されても演算増幅器からはパルス整形に必
要な振幅のパルス信号が出力される。
ンラインは負の電源電圧と接続されているから、
電圧レベルのパルス入力に対して演算増幅器を片
電源的に使用している。また正及び負の電源電圧
を加算する抵抗回路は、接点パルスを電圧レベル
のパルス信号に変換する。然して、信号入力端子
に電圧レベルのパルス信号と接点パルスのいずれ
が入力されても演算増幅器からはパルス整形に必
要な振幅のパルス信号が出力される。
コンパレータはコンデンサを介して演算増幅器
のパルス信号を得ているので、直流成分が除去さ
れている。微分回路はパルス波形のいかんに拘ら
ず矩形波のパルスに変換する。コンパレータのヒ
ステリシスはハンチングを防止してしきい値電圧
の調整頻度を減少させる。第１及び第２のダイオ
ードはパルス成分が変化しても調整を不要にして
確実なパルス整形を行なう。
のパルス信号を得ているので、直流成分が除去さ
れている。微分回路はパルス波形のいかんに拘ら
ず矩形波のパルスに変換する。コンパレータのヒ
ステリシスはハンチングを防止してしきい値電圧
の調整頻度を減少させる。第１及び第２のダイオ
ードはパルス成分が変化しても調整を不要にして
確実なパルス整形を行なう。
〈実施例〉
以下図面を用いて、本考案を説明する。
第１図は本考案の一実施例を示す接続図であ
る。図において、抵抗加算・増幅部１０は電圧レ
ベルのパルス信号を前処理する回路であり、併せ
て接点パルスを電圧レベルのパルス信号に変換す
る。即ち、入力信号端子INにはコモンラインｌ
を基準としたパルス入力Piが加えられる。演算増
幅器OP１は両電源用の演算増幅器で、正の電源
電圧（例えば＋15V）と負の電源電圧（例えば−
15V）が供給されている。尚、負の電源電圧を供
給するラインがコモンラインｌに接続されてい
る。OP１の非反転入力端（＋）にはパルス入力
Piが抵抗Ｒ１を介して加えられると共に、正の電
源電圧V+と負の電源電圧V-がそれぞれ抵抗Ｒ
２，Ｒ３を介して加えられる。OP１の反転入力
端（−）にはコモンラインｌを基準としたOP１
の出力e2が抵抗Ｒ４，Ｒ５で分圧帰還されてお
り、OP１は単電源的に使用されている。ここで
OP１を単電源的に使用しているのは、一般に使
用されている正、負の電源±15Vで、０〜24Vの
電圧レベルのパルス入力を受信できるようにする
ためである。尚、OP１の非反転入力端（＋）と
コモンラインｌ間には、電圧制限用のツエナーダ
イオードZDが接続されている。
る。図において、抵抗加算・増幅部１０は電圧レ
ベルのパルス信号を前処理する回路であり、併せ
て接点パルスを電圧レベルのパルス信号に変換す
る。即ち、入力信号端子INにはコモンラインｌ
を基準としたパルス入力Piが加えられる。演算増
幅器OP１は両電源用の演算増幅器で、正の電源
電圧（例えば＋15V）と負の電源電圧（例えば−
15V）が供給されている。尚、負の電源電圧を供
給するラインがコモンラインｌに接続されてい
る。OP１の非反転入力端（＋）にはパルス入力
Piが抵抗Ｒ１を介して加えられると共に、正の電
源電圧V+と負の電源電圧V-がそれぞれ抵抗Ｒ
２，Ｒ３を介して加えられる。OP１の反転入力
端（−）にはコモンラインｌを基準としたOP１
の出力e2が抵抗Ｒ４，Ｒ５で分圧帰還されてお
り、OP１は単電源的に使用されている。ここで
OP１を単電源的に使用しているのは、一般に使
用されている正、負の電源±15Vで、０〜24Vの
電圧レベルのパルス入力を受信できるようにする
ためである。尚、OP１の非反転入力端（＋）と
コモンラインｌ間には、電圧制限用のツエナーダ
イオードZDが接続されている。
波形整形部２０は抵抗加算・増幅部１０で前処
理した信号を入力して、パルスの周波数やデユー
テイー比の相違に依存しない波形のパルスとして
整形する回路で、基本的には本出願人の提案に係
る実公昭63−14496号公報で開示した回路を用い
ている。演算増幅器OP２は両電源用であつて、
例えばOP１と同一のパツケージに納められてい
るものを用いるとよい。正、負の電源電圧V+，
V-はOP１と共通に接続されている。OP２の非
反転入力端（＋）にはOP１の出力e2がコンデン
サＣを介して加えられている。抵抗ＲはOP２の
反転入力端（−）と例えば0Vの基準電圧点GND
との間に接続されており、コンデンサＣと共に微
分回路を形成している。OP２はその出力を抵抗
Ｒ６，Ｒ７で分圧して非反転入力端（＋）に正帰
還する正帰還回路と組み合わされて、ヒステリシ
スを持つコンパレータCOMを構成している。
COMのヒステリシス幅Ｅは抵抗Ｒ６，Ｒ７の値
で決定される。COMの入力端（OP２の反転入力
端）はスイツチSWで選択されたダイオードＤ１
又はＤ２を介して基準電圧点GNDに接続される。
ダイオードＤ１はアノード側がCOMの入力側に、
カソード側がスイツチSW側に接続されている。
ダイオードＤ２はカソード側がCOMの入力側に、
アノード側がスイツチSW側に接続されている。
COMの出力e4はスイツチ駆動回路SOを介してス
イツチSWを駆動し、スイツチSWを出力e4がハ
イレベルの時ダイオードＤ１側に、ローレベルの
時ダイオードＤ２側に切替え接続させる。
理した信号を入力して、パルスの周波数やデユー
テイー比の相違に依存しない波形のパルスとして
整形する回路で、基本的には本出願人の提案に係
る実公昭63−14496号公報で開示した回路を用い
ている。演算増幅器OP２は両電源用であつて、
例えばOP１と同一のパツケージに納められてい
るものを用いるとよい。正、負の電源電圧V+，
V-はOP１と共通に接続されている。OP２の非
反転入力端（＋）にはOP１の出力e2がコンデン
サＣを介して加えられている。抵抗ＲはOP２の
反転入力端（−）と例えば0Vの基準電圧点GND
との間に接続されており、コンデンサＣと共に微
分回路を形成している。OP２はその出力を抵抗
Ｒ６，Ｒ７で分圧して非反転入力端（＋）に正帰
還する正帰還回路と組み合わされて、ヒステリシ
スを持つコンパレータCOMを構成している。
COMのヒステリシス幅Ｅは抵抗Ｒ６，Ｒ７の値
で決定される。COMの入力端（OP２の反転入力
端）はスイツチSWで選択されたダイオードＤ１
又はＤ２を介して基準電圧点GNDに接続される。
ダイオードＤ１はアノード側がCOMの入力側に、
カソード側がスイツチSW側に接続されている。
ダイオードＤ２はカソード側がCOMの入力側に、
アノード側がスイツチSW側に接続されている。
COMの出力e4はスイツチ駆動回路SOを介してス
イツチSWを駆動し、スイツチSWを出力e4がハ
イレベルの時ダイオードＤ１側に、ローレベルの
時ダイオードＤ２側に切替え接続させる。
絶縁出力回路３０はパルス入力Piを波形整形し
たパルス出力P0を供給する回路で、防爆などの
安全上の理由で入力と出力を絶縁してある。即
ち、COMの出力e4はフオトカプラPCで絶縁され
て出力端子OUTに出力される。
たパルス出力P0を供給する回路で、防爆などの
安全上の理由で入力と出力を絶縁してある。即
ち、COMの出力e4はフオトカプラPCで絶縁され
て出力端子OUTに出力される。
このように構成された装置の動作を次に説明す
る。まずパルス入力Piが電圧レベルである場合を
説明する。OP１は両電源用であるから入力レン
ジは例えば±10Vというように電源電圧±15Vに
比べて幅が少し狭くなつている。従つて、そのま
までは−15Vから単電源的には使用できない。そ
こで、OP１の非反転入力端（＋）には、抵抗Ｒ
１を介して加わるパルス入力Piに、正、負の電源
電圧V+，V-を抵抗Ｒ２，Ｒ３で加算して入力レ
ベルが入力レンジ内に入るようにレベルシフトし
て加えられる。即ち、コモンラインｌを基準とし
た電圧レベルのパルス入力Piが信号入力端子IN
に加えられたときには、OP１の非反転入力端
（＋）に加えられる電圧e1は次式で表される。
る。まずパルス入力Piが電圧レベルである場合を
説明する。OP１は両電源用であるから入力レン
ジは例えば±10Vというように電源電圧±15Vに
比べて幅が少し狭くなつている。従つて、そのま
までは−15Vから単電源的には使用できない。そ
こで、OP１の非反転入力端（＋）には、抵抗Ｒ
１を介して加わるパルス入力Piに、正、負の電源
電圧V+，V-を抵抗Ｒ２，Ｒ３で加算して入力レ
ベルが入力レンジ内に入るようにレベルシフトし
て加えられる。即ち、コモンラインｌを基準とし
た電圧レベルのパルス入力Piが信号入力端子IN
に加えられたときには、OP１の非反転入力端
（＋）に加えられる電圧e1は次式で表される。
e1＝R2R3xVp／（R1R2＋R2R3＋R3R1）
＋R1R3x（V+−V-）／（R1R2＋R2＋R3＋R3R1）＋V-(
1) ここで、Vpはパルス成分の振幅である。然し
て、パルス入力PiをコモンラインｌからR1R3x
（V+−V-）／（R1R2＋R2R3＋R3R1）だけレベル
シフトできる。
1) ここで、Vpはパルス成分の振幅である。然し
て、パルス入力PiをコモンラインｌからR1R3x
（V+−V-）／（R1R2＋R2R3＋R3R1）だけレベル
シフトできる。
次にパルス入力Piが接点パルスの場合を説明す
る。接点パルスが信号入力端子INとコモンライ
ンｌ間に与えられるとき、接点パルスがオンであ
れば電圧e1は次式で表される。
る。接点パルスが信号入力端子INとコモンライ
ンｌ間に与えられるとき、接点パルスがオンであ
れば電圧e1は次式で表される。
e1＝R1R3x（V+−V-）／（R1R2＋R2R3＋R3R1）＋V-(2)
接点パルスがオフであれば電圧e1は次式で表さ
れる。
れる。
e1＝R3x（V+−V-）／（R2＋R3）＋V- (3)
以上のように、接点パルスが電圧レベルのパル
スに変換されると共に、R1R3x（V+−V-）／
（R1R2＋R2R3＋R3R1）だけレベルシフトされる。
このレベルシフトによつて電圧e1のハイレベル側
が入力レンジの外になる場合は、ツエナーダイオ
ードZDでリミツトされる。そして、正、負の電
源電圧の加算による信号レベルの低下は電圧e1を
OP１及び抵抗Ｒ４，Ｒ５からなる非反転増幅回
路で（R4＋R5）／R5倍することによつて補償さ
れる。その結果、OP１の出力端にはコモンライ
ンｌを基準とし、かつ直流成分を有する電圧レベ
ルのパルス出力e2が生ずる。
スに変換されると共に、R1R3x（V+−V-）／
（R1R2＋R2R3＋R3R1）だけレベルシフトされる。
このレベルシフトによつて電圧e1のハイレベル側
が入力レンジの外になる場合は、ツエナーダイオ
ードZDでリミツトされる。そして、正、負の電
源電圧の加算による信号レベルの低下は電圧e1を
OP１及び抵抗Ｒ４，Ｒ５からなる非反転増幅回
路で（R4＋R5）／R5倍することによつて補償さ
れる。その結果、OP１の出力端にはコモンライ
ンｌを基準とし、かつ直流成分を有する電圧レベ
ルのパルス出力e2が生ずる。
続いて波形整形部２０の動作を説明する。第２
図は波形整形部２０の波形図で、(イ)は電圧e2、(ロ)
は電圧e3、(ハ)は電圧e4を示している。OP１の出
力するパルス出力e2はコンデンサＣと抵抗Ｒの微
分回路を介してヒステリシスを持つコンパレータ
COMに加えられる。今コンパレータCOMの出力
がローレベルにあり、スイツチSWがダイオード
Ｄ２側に接続されているとき、電圧e2が立上がる
と｛第２図イ｝、微分回路の出力即ちCOMの入力
e3も電圧e2の立上がりと同様に同上がり｛第２図
ロ｝、ヒステリシス幅の上限値＋Ｅを越えると、
COMの出力e4は反転し｛第２図ハ｝、スイツチ
SWをダイオードＤ１側に接続する。その結果、
ダイオードＤ１が導通し、抵抗Ｒを流れる電流を
バイパスさせてe3を基準電圧（0V）近くまで急
激に変化させ、その後短時間で基準電位まで収斂
させる。
図は波形整形部２０の波形図で、(イ)は電圧e2、(ロ)
は電圧e3、(ハ)は電圧e4を示している。OP１の出
力するパルス出力e2はコンデンサＣと抵抗Ｒの微
分回路を介してヒステリシスを持つコンパレータ
COMに加えられる。今コンパレータCOMの出力
がローレベルにあり、スイツチSWがダイオード
Ｄ２側に接続されているとき、電圧e2が立上がる
と｛第２図イ｝、微分回路の出力即ちCOMの入力
e3も電圧e2の立上がりと同様に同上がり｛第２図
ロ｝、ヒステリシス幅の上限値＋Ｅを越えると、
COMの出力e4は反転し｛第２図ハ｝、スイツチ
SWをダイオードＤ１側に接続する。その結果、
ダイオードＤ１が導通し、抵抗Ｒを流れる電流を
バイパスさせてe3を基準電圧（0V）近くまで急
激に変化させ、その後短時間で基準電位まで収斂
させる。
また、OP１の出力e2が立下がり時にはCOMの
入力e3も同様に立下がり、ヒステリシス幅の下限
値−Ｅを越えると、COMの出力e4が再びローレ
ベルに反転し、スイツチSWは再びダイオードＤ
２側に接続されるので、COMの入力e3は基準電
位の近くまで急変する。かくして、COMの出力
端にはOP１の出力e2のパルス成分を整形した矩
形波パルス列信号e4が生ずる｛第２図ハ｝。
入力e3も同様に立下がり、ヒステリシス幅の下限
値−Ｅを越えると、COMの出力e4が再びローレ
ベルに反転し、スイツチSWは再びダイオードＤ
２側に接続されるので、COMの入力e3は基準電
位の近くまで急変する。かくして、COMの出力
端にはOP１の出力e2のパルス成分を整形した矩
形波パルス列信号e4が生ずる｛第２図ハ｝。
このようにコンデンサＣと抵抗Ｒの微分回路、
ダイオードＤ１，Ｄ２、スイツチSW及びヒステ
リシスを持つコンパレータCOMからなる波形整
形部２０は、OP１の出力e2の直流成分やパルス
成分の波形が異なる場合でも調整箇所のない構成
でe2を矩形波パルスに整形できる。そしてCOM
の出力e4は必要に応じてフオトカプラPCで絶縁
された後、出力端子OUTにパルス出力P0として
出力される。
ダイオードＤ１，Ｄ２、スイツチSW及びヒステ
リシスを持つコンパレータCOMからなる波形整
形部２０は、OP１の出力e2の直流成分やパルス
成分の波形が異なる場合でも調整箇所のない構成
でe2を矩形波パルスに整形できる。そしてCOM
の出力e4は必要に応じてフオトカプラPCで絶縁
された後、出力端子OUTにパルス出力P0として
出力される。
〈考案の効果〉
以上説明したように、本考案によれば次のよう
な実用上の効果がある。
な実用上の効果がある。
OP１を片電源的に使用すると共に、抵抗回
路Ｒ２，Ｒ３でパルス入力Piの電位をコモンラ
インｌからレベルシフトしているので、電圧レ
ベルのパルス入力が区々のハイ／ローレベルを
有する場合であつても、OP１の出力e2ではパ
ルス波形整形に必要な振幅まで増幅される。
路Ｒ２，Ｒ３でパルス入力Piの電位をコモンラ
インｌからレベルシフトしているので、電圧レ
ベルのパルス入力が区々のハイ／ローレベルを
有する場合であつても、OP１の出力e2ではパ
ルス波形整形に必要な振幅まで増幅される。
抵抗回路Ｒ２，Ｒ３を介して電源電圧V+，
V-が印加されるので、接点パルスの場合でも
OP１の出力e2ではパルス波形整形に必要な振
幅まで増幅されると共に、接点信号のインピー
ダンス変換をしている。
V-が印加されるので、接点パルスの場合でも
OP１の出力e2ではパルス波形整形に必要な振
幅まで増幅されると共に、接点信号のインピー
ダンス変換をしている。
パルス入力Piが電圧レベルのパルスであつて
も、接点パルスであつても同一回路で構成で
き、発信器の種類によらず受信回路を定めるこ
とができるから現場での工事や保守作業が容易
になる。
も、接点パルスであつても同一回路で構成で
き、発信器の種類によらず受信回路を定めるこ
とができるから現場での工事や保守作業が容易
になる。
波形整形部２０を設けているので、電圧レベ
ルの直流成分の変化はコンデンサＣ及びOP２
のヒステリシスによつて除去され、パルス成分
の変化（周波数やデユーテイー比など）はダイ
オードＤ１，Ｄ２及びヒステリシスによつて除
去され、然して各種のパルス入力Piに対して調
整が不要となる。
ルの直流成分の変化はコンデンサＣ及びOP２
のヒステリシスによつて除去され、パルス成分
の変化（周波数やデユーテイー比など）はダイ
オードＤ１，Ｄ２及びヒステリシスによつて除
去され、然して各種のパルス入力Piに対して調
整が不要となる。
第１図は本考案の一実施例を示す接続図、第２
図は第１図の回路に於ける波形整形部２０の動作
説明用の波形図である。 IN……信号入力端子、OUT……信号出力端
子、OP１，OP２……演算増幅器、COM……ヒ
ステリシスを持つコンパレータ、Ｃ……コンデン
サ、Ｒ，Ｒ１〜Ｒ７……抵抗、ZD……ツエナー
ダイオード、PC……フオトカプラ。
図は第１図の回路に於ける波形整形部２０の動作
説明用の波形図である。 IN……信号入力端子、OUT……信号出力端
子、OP１，OP２……演算増幅器、COM……ヒ
ステリシスを持つコンパレータ、Ｃ……コンデン
サ、Ｒ，Ｒ１〜Ｒ７……抵抗、ZD……ツエナー
ダイオード、PC……フオトカプラ。
Claims (1)
- 【実用新案登録請求の範囲】 コモンラインを基準としたパルス入力が与えら
れる信号入力端子と、この信号入力端子に抵抗を
介して非反転入力端が接続された演算増幅器と、
この演算増幅器の電源端子間に正及び負の電源電
圧を供給する手段と、この負の電源電圧が供給さ
れる側の電源端子と前記コモンラインとを接続す
る手段と、前記正及び負の電源電圧を前記演算増
幅器の非反転入力端に加算するための抵抗回路
と、前記演算増幅器の出力を分圧して反転入力端
に帰還する手段とを有する抵抗加算・増幅部、 前記演算増幅器の出力端にコンデンサを介して
入力端が接続されたヒステリシスを持つコンパレ
ータと、このコンパレータの電源端子に前記正及
び負の電源電圧を供給する手段と、前記コンパレ
ータの入力端と基準電圧点間に接続され前記コン
デンサと共に微分回路を形成する抵抗と、前記コ
ンパレータの入力端にアノードが接続された第１
のダイオードと、前記コンパレータの入力端にカ
ソードが接続された第２のダイオードと、これら
第１又は第２のダイオードのいずれか一方を前記
コンパレータの出力で駆動されるスイツチによつ
て前記抵抗と並列に接続する手段とを有する波形
整形部、 を具備し、前記パルス入力を電圧レベルのパルス
信号若しくは接点パルスとすることを特徴とする
パルス整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP972782U JPS58114630U (ja) | 1982-01-27 | 1982-01-27 | パルス整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP972782U JPS58114630U (ja) | 1982-01-27 | 1982-01-27 | パルス整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114630U JPS58114630U (ja) | 1983-08-05 |
| JPH0218598Y2 true JPH0218598Y2 (ja) | 1990-05-24 |
Family
ID=30022348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP972782U Granted JPS58114630U (ja) | 1982-01-27 | 1982-01-27 | パルス整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114630U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314496U (ja) * | 1986-07-16 | 1988-01-30 |
-
1982
- 1982-01-27 JP JP972782U patent/JPS58114630U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114630U (ja) | 1983-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647905A (en) | Improved pulse-width-modulation signal converter | |
| JPS5926080B2 (ja) | 測定用変換器との伝送用結合回路 | |
| JPH0218598Y2 (ja) | ||
| JP4211465B2 (ja) | パルス幅変調回路 | |
| DE59908687D1 (de) | Schaltungsanordnung zur Messung piezoelektrischer Signale mit einer Ruhespannung für den Bereichskondensator | |
| EP0212898A2 (en) | Analog-to-digital converter | |
| KR840006108A (ko) | 아날로그형 신호-펄스형 신호변환장치 | |
| US4066959A (en) | Electronic volt-square-hour metering method and apparatus | |
| JPH0115919B2 (ja) | ||
| JPH0137799B2 (ja) | ||
| KR870002696A (ko) | 전압펄스/전류변환기 및 변환방법 | |
| SU1231518A1 (ru) | Развертывающий усилитель с гальваническим разделением цепей входа и выхода | |
| JPS605655Y2 (ja) | パルス列信号の受信回路 | |
| SU1037229A1 (ru) | Способ импульсной стабилизации напр жени двухтактного преобразовател | |
| JPS645387Y2 (ja) | ||
| SU609115A1 (ru) | Источник питани посто нного напр жени | |
| US4585960A (en) | Pulse width to voltage converter circuit | |
| JPS6012332Y2 (ja) | アイソレ−シヨン・アンプ | |
| JPH048355Y2 (ja) | ||
| JPS6359929A (ja) | 脈波信号検出回路 | |
| JP3183325B2 (ja) | バスシステムの電源装置 | |
| JPH06309046A (ja) | 電流式出力回路 | |
| JPH0224272Y2 (ja) | ||
| SU1018237A1 (ru) | Измерительный преобразователь | |
| JPS6016962Y2 (ja) | 正逆切換回路 |