JPH02186833A - ラインメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば有料放送において映像信号をスクラ
ンブルするのに使用して好適なラインメモリに関する。

［従来の技術］ 近年、ディジタル信号処理技術の発展により、画像処理
用のデュアルポートメモ１八　フレームメモリ等、用途
別のメモリが種々開発されている。

ラインメモリもそのひとつであり、このラインメモリは
映像信号の１水平走査間間分のデータを記憶するための
メモリである。

第３図は、従来のラインメモリの構成を示すものである
。同図において、　ｌは映像信号の１水平走査問間分の
データを記憶できるメモリセルアレイ、２はメモリセル
アレイｌにｎピッＩ・（ｎは正の整Ｆｉ）のデータＤｉ
ｌ〜Ｄ目１を書き込むための人力バッファ、３はカウン
タて構成され書き込みアドレスを発生させるための書き
込みアドレス発生回路、４はメモリセルアレイ１からｎ
ヒツトのデータＤｏｌ−Ｄｏｎを読み出すための出力バ
ッフ７．５はカウンタで構成され読み出しアドレスを発
生させるための読み出しアドレス発生回路である。

以上の構成において、メモリセルアレイ１への書き込み
は、以下のようにして行なわれる。

すなわち、書き込みアドレス発生回路３に書き込みリセ
ット信号ｎ（第４図Ｂに図示）が供給されてその内のカ
ウンタが「ｏ」にリセットされると共に、書き込みアト
しス発生回ｙδ３に書き込みクロック’、Ｖ　ＣＩ（（
第４図Ａに図示）が供給されて書き込みアドレスが順次
インクリメントされる（第４図Ｃに図示）。

また、大力バッファ２には、書き込みイネーブル信号ｖ
ｒＦ−が供給されると共に、書き込みクロック〜ＶＣＫ
が供給され、ｎビットのデータＤｉｌ〜Ｄ１１は入力ハ
ッフ７２を介してメモリセルアレイ１に順次供給される
。

これにより、メモリセルアレイ１にはアドレス「Ｏ」よ
り１１ビットのデータＤｉｌ−Ｄｉｎが順次書き込まれ
る。

一方、メモリセルアレイ１からの読み出しは、以下のよ
うにして１テなわれる。

すなわち、読み出しアドレス発生回路５に読み出しリセ
ット信号ｒＴＴ下＜第５図Ｂに図示）が供給されてその
内のカウンタが「０」にリセットされると共に、この読
み出しアドレス発生回路５に読み出しクロックＲＣＫ　
（第５図Ａに図示）が供給されて読み出しアドレスが１
１１１次インクリメントされる（第５図Ｃに図示〉。

また、出力バッフ７４には、読み出しイネーブル信号■
Ｔが供給されると共に、読み出しクロックＲＣＫが供給
され、メモリセルアレイ１からのｎビットのデータＤｏ
ｔ〜Ｄｏｎは出力バッフ７４を介して順次出力される。

これにより、メモリセルアレイｌからはアドレス「０」
よりｎヒツトのデータＤｏｔ〜Ｄｏｎが順次読み出され
る。

なお、書き込みおよび読み出しは非同朋で（テなわれる
。

このようなラインメモリは、例えばテレビジョン受像機
、ビデオテープレコーダのシステムにおけるライン遅延
、時間軸変換用メモリ、あるいは多入力信号の面間合わ
せ用メモリとして防用されている。

［発明が解決しようとする課題］ ところで、第３図例のラインメモリでは、メモノの途中
のアドレスから読み出しを始めることができないため、
映＠信号の１水平走査問間分のデータを任意の部分て切
って左右を入れ換えるということができなかった。

そこで、この発明では、任意のアドレスから読み出しを
始めることができるラインメモリを提供することを目的
とするものである。

［課題を解決するための手段］ この発明は、書き込みアドレス発生回路と、読み出しア
トトス発生回路と、映Ｉｓ　１３号の１水平走査問間分
のデータを記憶できろメモリセルアレイとを有してなる
ラインメモリであって、読み出しアドレス発生回路に、
外部より開始アドレスを設定できる開始アドレス設定手
段が設けられるものである。

［作　用］ 上述構成においては、読み出しアドレス発生回路５に、
開始アドレス設定手段によって外部より開始アドレスを
設定できるので、任意のアドレスから読み出しを始める
ことができるようになる。

［実　施　例］ 以下、第１図を参〇？シながら、この発明の一実施例に
ついて説明する。この第１図において、第３図と対応す
る部分には同一符号を１寸し、その詳細説明は省略する
。

本例においては、読み出しアドレス発生回路５は初ＩＪ
ＩＩ直を人力することができるカウンタをもって構成さ
れる。この読み出しアドレス発生口￥８５には読み出し
アドレスの初門値Ａ１〜Ａｍ（ｍは正の整数〉が外部よ
り供給されると共に、この初間値Ａｌ−Ａｍはロー１”
　１８号ｆｆが供給されることによって人力されてカウ
ンタにセットされる。

また、この読み出しアドレス発生口Ｙ８５で発生される
読み出しアドレスは、メモリセルアレイｌの最終アドレ
スまで進むと「０」に戻り、それ以降は再びインクリメ
ントされるように構成される。

その他は第３図（クリと同様に構成される。

以Ｅの構成において、メモリセルアレイ１への書き込み
は、第３図例と同様に以下のようにして１テなわれる。

すなわち、書き込みアドレス発生回路３に書き込みリセ
ット信号ＦｙＴＩ（第４図Ｂに図示）が１共給されてそ
の内のカウンタが「０」にリセットされると共に、書き
込みアドレス発生回路３に書き込みクロックＷＣＩ（（
第４図Ａに図示）が供給されて書き込みアドレスが順次
インクリメントされる（第４図Ｃに図示）。

また、人力バッフ７２には、書き込みイネーブル信号７
１が供給されると共に、書き込みクロックＷＣＫが供給
され、ｎビットのデータＤｉｌ−Ｄ１１は人力バッファ
２を介してメモリセルアレイ】に順次供給される。

これにより、メモリセルアレイｌにはアドレス「０」よ
りｎビット・のデータＤｉｌ〜Ｄｉｎが順次書き込まれ
ろ。

一方、メモリセルアレイｌからの読み出しは、以下のよ
うにして行なわれるや すなわち、読み出しアドレス発生回路５にロード１言号
「１（第２図Ｂに図示）が供給されることにより、初期
値Ａ１〜Ａｍ　　（第２図Ｃに図示）が人力されてカウ
ンタにセットされる。これにより、読み出し開始アドレ
スは初期値Ａ１〜Ａｍで指定される「ｘ」　（０≦Ｘ≦
２″′−１）となる。そして、読み出しアドレス発生回
路５に読み出しり０ツクＲＣＫ　（第２図Ａに図示）が
供給されて読み出しアドレスが順次インクリメントされ
る（第２図りに図示）。この書き込みアドレスはメモリ
セルアレイｌの最終アドレス２−１となると「０」に戻
り、再びインクリメントされていく。

また、出力バッファ４には、読み出しイネーブル信号Ｗ
■が供給されると共に、読み出しクロックＲＣＫが供給
され、メモリセルアレイ１からのｎビットのデータＤｏ
ｔ〜Ｄｏｎは出力バッファ４を介して順次出力される。

これにより、メモリセルアレイ１からはアドレスｒ　Ｘ
　ＪよりｎビットのデータＤ　ｏｌ〜Ｄ　ｏｎが１１１
６次読み出される。

このように本例によれば、メモリセルアレイ】にはアド
レス「０」よりｎビットのデータＤｉｌ〜Ｄｉｎが順次
書き込まれると共に、このメモリセルアレイ１からはア
ドレスｒＸＪよりｎビットのデータＤ　ｏｌ＝　Ｄ　Ｏ
ｎが順次読み出されるので、アドレス「ｘ」を指定する
初期値Ａｌ−Ａｍを変更することにより、映像信号の１
水平走査間間分のデータを任意の部分で切って左右を入
れ換えたデータを７４ることができる。

なお、Ｘ＝Ｏに設定すれば、第３図例と同様の動作をす
ることは明らかである。

［発明の効果］ 以上説明し・たように、この発明によれば、読み出しア
ドレス発生回路に、開始アドレス設定手段によって外部
より開始アドレスを設定できるので、任意の７トレスか
ら読み出しを始めることができる。したがって、開始ア
ドレスを変更することにより映ＲＩｒｓ号の１水平走査
期間分のデータを任意の部分で切って左右を入れ換えた
データを得ることができ、例えば有料放送において映像
信号をスクランブルするのに使用して好適なものとなる
。

２図はその説明のための図、第３図は従来例の構成図、
第４図および第５図はその説明のための図である。

・メモリセルアレイ ◆人力バッファ ・書き込みアドレス発生回路 一出力ハッフ７ ・読み出しアドレス発生回路

Claims (1)

【特許請求の範囲】
1. （１）書き込みアドレス発生回路と、読み出しアドレス
   発生回路と、映像信号の１水平走査期間分のデータを記
   憶できるメモリセルアレイとを有してなるラインメモリ
   において、 上記読み出しアドレス発生回路に、外部より開始アドレ
   スを設定できる開始アドレス設定手段が設けられること
   を特徴とするラインメモリ。