JPH0218946A - Ｉｃの実装方法および実装装置 - Google Patents
Ｉｃの実装方法および実装装置Info
- Publication number
- JPH0218946A JPH0218946A JP63168574A JP16857488A JPH0218946A JP H0218946 A JPH0218946 A JP H0218946A JP 63168574 A JP63168574 A JP 63168574A JP 16857488 A JP16857488 A JP 16857488A JP H0218946 A JPH0218946 A JP H0218946A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- circuit board
- lead electrode
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）産業上の利用分野
この発明は、チップ状態のＩＣを回路基板上に実装する
ＩＣの実装方法および実装装置に関する（ｂｌ従来の技
術 近年、電子部品の実装技術の発展によりサーマルヘッド
や大型液晶デイスプレィなど多ピンＩＣ（ＬＳＩ）を多
数個実装した装置が実用化されているが、電子部品の実
装密度の向上に伴い、ＩＣなどをパッケージ化しない状
態で、しかもワイヤレスボンディングする方向に進んで
いる。
ＩＣの実装方法および実装装置に関する（ｂｌ従来の技
術 近年、電子部品の実装技術の発展によりサーマルヘッド
や大型液晶デイスプレィなど多ピンＩＣ（ＬＳＩ）を多
数個実装した装置が実用化されているが、電子部品の実
装密度の向上に伴い、ＩＣなどをパッケージ化しない状
態で、しかもワイヤレスボンディングする方向に進んで
いる。
このように高密度多チツプ実装を行う方式として、ＩＣ
チップ側にバンプを形成するＴＡＢ方式やフリップチッ
プ方式、ＩＣチップ側に予めビームリードを形成するビ
ームリード方式あるいはバンプやリードを用いることな
く実装すべき回路基板側の配線パターンにペデスタルを
形成するペデスタル方式などがある。
チップ側にバンプを形成するＴＡＢ方式やフリップチッ
プ方式、ＩＣチップ側に予めビームリードを形成するビ
ームリード方式あるいはバンプやリードを用いることな
く実装すべき回路基板側の配線パターンにペデスタルを
形成するペデスタル方式などがある。
しかしながら、ＩＣチップ側にハンプやビームリードを
形成する方式では、スライス状態で、多層金属膜を形成
する蒸着工程、感光性樹脂によるパターンを形成するフ
ォトリソグラフィ工程、バンブなどを形成するためのメ
ツキ工程、さらに不要の多層金属膜を除去するエソヂン
グ工程などの各工程を経て、バンブやビームリードを形
成するものであり、このため高額な製造設備を必要とし
、また上記種々の工程を経るためにＩＣチップの歩留り
が低下するなどの問題があった。また、ペデスタル方式
においても回路基板上の多数の配線パターンにそれぞれ
エツチングやメツキなどによってペデスタルを形成しな
ければならず、回路基板の歩留りを向上させることが困
難であった。
形成する方式では、スライス状態で、多層金属膜を形成
する蒸着工程、感光性樹脂によるパターンを形成するフ
ォトリソグラフィ工程、バンブなどを形成するためのメ
ツキ工程、さらに不要の多層金属膜を除去するエソヂン
グ工程などの各工程を経て、バンブやビームリードを形
成するものであり、このため高額な製造設備を必要とし
、また上記種々の工程を経るためにＩＣチップの歩留り
が低下するなどの問題があった。また、ペデスタル方式
においても回路基板上の多数の配線パターンにそれぞれ
エツチングやメツキなどによってペデスタルを形成しな
ければならず、回路基板の歩留りを向上させることが困
難であった。
このような問題を解消する°技術として同出願人はいわ
ゆる転写リード実装技術を開発し、すでに特許出願（特
開昭６１３４９３５号）を行った。これはリード形成用
基板上にリード電極とともにバンブを形成しておき、こ
のハンプ部分にＩＣチップを熱圧着して、ＩＣチップを
リード形成用基板から剥離することによって、リード付
ＩＣチップを形成し、これを目的の回路基板上に実装す
るものである。
ゆる転写リード実装技術を開発し、すでに特許出願（特
開昭６１３４９３５号）を行った。これはリード形成用
基板上にリード電極とともにバンブを形成しておき、こ
のハンプ部分にＩＣチップを熱圧着して、ＩＣチップを
リード形成用基板から剥離することによって、リード付
ＩＣチップを形成し、これを目的の回路基板上に実装す
るものである。
（Ｃ１発明が解決しようとする課題
上記発明の転写リード実装技術によってＩＣチップを回
路基板上に実装する際、従来技術によれば次に述べる手
順で実装が行われる。先ず、リード形成用基板からリー
ド電極を剥離してＩＣチップ側へ転写するリード転写工
程ではＴＡＢ方式やフリップチップ方式に用いられるボ
ンディング装置と同様の装置を用いて行われる。また、
リード電極の転写されたＩＣチップを回路基板」ニへ実
装するリード接続工程では、ビー１、リード方式のホン
ディング装置と同様に、リード電極を加熱・加圧する装
置が用いられる。
路基板上に実装する際、従来技術によれば次に述べる手
順で実装が行われる。先ず、リード形成用基板からリー
ド電極を剥離してＩＣチップ側へ転写するリード転写工
程ではＴＡＢ方式やフリップチップ方式に用いられるボ
ンディング装置と同様の装置を用いて行われる。また、
リード電極の転写されたＩＣチップを回路基板」ニへ実
装するリード接続工程では、ビー１、リード方式のホン
ディング装置と同様に、リード電極を加熱・加圧する装
置が用いられる。
しかしながら、このようにリード転写工程とリード接続
工程とを別個のボンディング装置を用いて行う場合、リ
ード電極の転写されたＩＣチップを一旦中間ステージな
どに載置し・なければならない。このため、ＩＣチップ
に転写されたリード電極が変形し易く、リード接続工程
で、各リード電極を回路基板上の所定の配線パターン位
置に接続できないおそれがあった。また、リード転写工
程とリード接続工程とを連続して行うことができずＩＣ
チップとリード電極およびリード電極と回路基板上の配
線パターンとの位置合わせを別個に行わなければならな
かった。
工程とを別個のボンディング装置を用いて行う場合、リ
ード電極の転写されたＩＣチップを一旦中間ステージな
どに載置し・なければならない。このため、ＩＣチップ
に転写されたリード電極が変形し易く、リード接続工程
で、各リード電極を回路基板上の所定の配線パターン位
置に接続できないおそれがあった。また、リード転写工
程とリード接続工程とを連続して行うことができずＩＣ
チップとリード電極およびリード電極と回路基板上の配
線パターンとの位置合わせを別個に行わなければならな
かった。
この発明の目的は、上述した従来技術による問題点を力
・７消するとともに、回路基板上に対するＩＣチップの
実装生産効率を高めたＩＣの実装方法および実装装置を
提供することにある。
・７消するとともに、回路基板上に対するＩＣチップの
実装生産効率を高めたＩＣの実装方法および実装装置を
提供することにある。
（ｄ１課題を解決するための手段
この発明のＩＣの実装方法は、ＩＣチップの裏面を真空
吸着し、リード形成用基板上に形成されているリード電
極に熱圧着した後、リード電極とともにＩＣチップをリ
ード形成用基板から剥離するリード転写工程と、 前記ＩＣチップを吸着したまま実装すべき回路基板上へ
載置し、リード電極を加熱・加圧して回路基板上の配線
パターンに接続するリード接続工程と、 を連続して行うことを特徴としている。
吸着し、リード形成用基板上に形成されているリード電
極に熱圧着した後、リード電極とともにＩＣチップをリ
ード形成用基板から剥離するリード転写工程と、 前記ＩＣチップを吸着したまま実装すべき回路基板上へ
載置し、リード電極を加熱・加圧して回路基板上の配線
パターンに接続するリード接続工程と、 を連続して行うことを特徴としている。
また、この発明のＩＣの実装装置は、ＩＣチップの裏面
を真空吸着するとともにＩＣチップをリート形成用基板
上に形成されているリード電極に対して加熱・加圧する
ｒｃチップ加熱・加圧ヘッドと、 ＩＣチップに接続されているリードを回路基板上の配線
パターンに対して加熱・加圧するり一ト加熱・加圧ヘッ
ドとを同軸上に設けたことを特徴としている。
を真空吸着するとともにＩＣチップをリート形成用基板
上に形成されているリード電極に対して加熱・加圧する
ｒｃチップ加熱・加圧ヘッドと、 ＩＣチップに接続されているリードを回路基板上の配線
パターンに対して加熱・加圧するり一ト加熱・加圧ヘッ
ドとを同軸上に設けたことを特徴としている。
（ｅ）作用
この発明のＩＣの実装方法においては、先ずリード転写
工程で、ＩＣチップの裏面が真空吸着され、リード形成
用基板上に形成されているリード電極に熱圧着され、そ
の後リード電極とともにＩＣチップがリード形成用基板
から剥離される。これによりリード電極付ＩＣチップが
形成される。
工程で、ＩＣチップの裏面が真空吸着され、リード形成
用基板上に形成されているリード電極に熱圧着され、そ
の後リード電極とともにＩＣチップがリード形成用基板
から剥離される。これによりリード電極付ＩＣチップが
形成される。
続くリード接続工程では、リード電極付ＩＣチップが吸
着されたまま実装すべき回路基板上へ載置され、リード
電極が加熱・加圧されることによって回路基板上の配線
パターンにリード電極が接続される。これによりリード
電極を介してＩＣｊ々。
着されたまま実装すべき回路基板上へ載置され、リード
電極が加熱・加圧されることによって回路基板上の配線
パターンにリード電極が接続される。これによりリード
電極を介してＩＣｊ々。
と回路基板上の配線パターンとが接続される。
ごの発明のＩＣの実装装置は、ＩＣチップ加熱・加圧ヘ
ッドとリード加熱・加圧ヘッドとが同軸上に設けられて
いる。ＩＣチップ加熱・加圧ヘッドはＩＣチップの裏面
を真空吸着するとともに、ＩＣチップをリード形成用基
板−トに形成されているリード電極に対して加熱・加圧
することによりＩＣチップに対するリード電極の転写を
行う。−方、リード加熱・加圧ヘッドはＩＣチップに接
続されたリードを回路基板上の配線パターンに対して加
熱・加圧することによって、リード電極の配線パターン
に対する接続を行う。このように２つの工程で用いられ
るヘッドが同軸上に設けられているため、ＩＣチップを
真空吸着したままリード形成用基板から回路基板へ相対
的に移動させることによってリード電極付ＩＣチップを
中間ステージなどに載置する必要がなくなり、リード転
写工程とリード接続工程とを連続して行うことが可能と
なる。
ッドとリード加熱・加圧ヘッドとが同軸上に設けられて
いる。ＩＣチップ加熱・加圧ヘッドはＩＣチップの裏面
を真空吸着するとともに、ＩＣチップをリード形成用基
板−トに形成されているリード電極に対して加熱・加圧
することによりＩＣチップに対するリード電極の転写を
行う。−方、リード加熱・加圧ヘッドはＩＣチップに接
続されたリードを回路基板上の配線パターンに対して加
熱・加圧することによって、リード電極の配線パターン
に対する接続を行う。このように２つの工程で用いられ
るヘッドが同軸上に設けられているため、ＩＣチップを
真空吸着したままリード形成用基板から回路基板へ相対
的に移動させることによってリード電極付ＩＣチップを
中間ステージなどに載置する必要がなくなり、リード転
写工程とリード接続工程とを連続して行うことが可能と
なる。
（ｆ）実施例
第２図と第３図（Ａ）、（Ｂ）はこの発明の実施例であ
るＩＣの実装装置に係る主要部の構造を示す図である。
るＩＣの実装装置に係る主要部の構造を示す図である。
第２図はその分解斜視図であり、図中ｌはＩＣチップ加
熱・加圧ヘッド、２はリード加熱・加圧ヘッドである。
熱・加圧ヘッド、２はリード加熱・加圧ヘッドである。
ＩＣチップ加熱・加圧ヘッドｌはインコネル、モリブデ
ン、ニクロムなどの抵抗体金属からなる断面略Ｕ字状の
ヒータである。側壁１ａ−１ｃ間に通電することにより
底面１ｂが発熱する。底面１ｂの中央には真空吸着用の
貫通孔１１が形成されていて、この貫通孔［Ｉに真空吸
引パイプ３が接続されている。
ン、ニクロムなどの抵抗体金属からなる断面略Ｕ字状の
ヒータである。側壁１ａ−１ｃ間に通電することにより
底面１ｂが発熱する。底面１ｂの中央には真空吸着用の
貫通孔１１が形成されていて、この貫通孔［Ｉに真空吸
引パイプ３が接続されている。
リード加熱・加圧ヘッド２はインコネル、モリブデン、
ニクロムなどの抵抗体金属からなり、図示の通り全体と
して角筒形状である。底部２１は枠体形状をなし、この
枠体２１の上部に８つの通電路２ａ〜２ｈが形成されて
いる。コーナ一部分に設けられている通電路２ａ、２ｃ
、２ｅおよび２ｇを一方の電極とし、各辺の中央部に設
けられている通電路２ｂ、２ｄ、２ｆおよび２ｈを他方
に電極として両電極間に通電を行うことにより枠体２１
が発熱する。
ニクロムなどの抵抗体金属からなり、図示の通り全体と
して角筒形状である。底部２１は枠体形状をなし、この
枠体２１の上部に８つの通電路２ａ〜２ｈが形成されて
いる。コーナ一部分に設けられている通電路２ａ、２ｃ
、２ｅおよび２ｇを一方の電極とし、各辺の中央部に設
けられている通電路２ｂ、２ｄ、２ｆおよび２ｈを他方
に電極として両電極間に通電を行うことにより枠体２１
が発熱する。
第３図（Ａ）、（Ｂ）は２つのヘッドを組み合わせた状
態における中央縦断面図および底面図である。図示の通
りリード加熱・加圧ヘッド２の内部にＩＣチップ加熱・
加圧ヘッド１を挿入することによって１組のヘッドが構
成される。
態における中央縦断面図および底面図である。図示の通
りリード加熱・加圧ヘッド２の内部にＩＣチップ加熱・
加圧ヘッド１を挿入することによって１組のヘッドが構
成される。
次にＩＣの実装方法について述べるが、先ずリード形成
用基板にリード電極を形成する工程を第４図（Ａ）〜（
Ｆ）に基づき説明する。
用基板にリード電極を形成する工程を第４図（Ａ）〜（
Ｆ）に基づき説明する。
最初、第４図（Ａ）に示すようにガラス板１３の表面全
面にわたって、Ｉｎ酸化物中にＳｎをドーピングしたＩ
ＴＯからなる透明導電膜１４を蒸着し、リード形成用基
板１１とする。続いて（Ｂ）に示すようにリード形成用
基板１１の表面にフォトレジスト膜を塗布し、フォトリ
ソグラフィによりパターンニングを行い、メツキ用マス
クＩ６を形成する。続いて（Ｃ）に示すようにマスクの
開口部にＡｌｌを電気メツキし、リード電極１５を形成
する。その後、（Ｄ）に示すように表面全面にフォトレ
ジスト膜を塗布し、フォトリソグラフィによりパターン
ニングを行い、メツキ用マスク１８を形成する。続いて
、（Ｅ）に示すように再びＡｕの電気メブキを行うこと
によりバンブ１９を形成する。その後、（Ｆ）に示すよ
うにレジスト膜１６および１８を除去してハンプ付リー
ド電極を得る。
面にわたって、Ｉｎ酸化物中にＳｎをドーピングしたＩ
ＴＯからなる透明導電膜１４を蒸着し、リード形成用基
板１１とする。続いて（Ｂ）に示すようにリード形成用
基板１１の表面にフォトレジスト膜を塗布し、フォトリ
ソグラフィによりパターンニングを行い、メツキ用マス
クＩ６を形成する。続いて（Ｃ）に示すようにマスクの
開口部にＡｌｌを電気メツキし、リード電極１５を形成
する。その後、（Ｄ）に示すように表面全面にフォトレ
ジスト膜を塗布し、フォトリソグラフィによりパターン
ニングを行い、メツキ用マスク１８を形成する。続いて
、（Ｅ）に示すように再びＡｕの電気メブキを行うこと
によりバンブ１９を形成する。その後、（Ｆ）に示すよ
うにレジスト膜１６および１８を除去してハンプ付リー
ド電極を得る。
以上のように形成したリード電極をＩＣチップに転写し
、回路基板へ実装する工程を第１図（Ａ）〜（Ｅ）に示
す。ただし断面部分は破断面のみ表している。これらの
図において１７はＩＣチップ、１５はリード電極（概略
形状を示す。）、１１はリード形成用基板、２０は回路
基板である。
、回路基板へ実装する工程を第１図（Ａ）〜（Ｅ）に示
す。ただし断面部分は破断面のみ表している。これらの
図において１７はＩＣチップ、１５はリード電極（概略
形状を示す。）、１１はリード形成用基板、２０は回路
基板である。
先ず、リード転写工程では（Ａ）に示すようにＩＣチッ
プ加熱・加圧ヘッド１によってＩＣチップ１７の裏面を
真空吸着する。その際ヘッド１および２は何れも加熱し
ない。続いて（Ｂ）に示すようにリード形成用基板上に
形成されているリード電極１５に対してＩＣチップ１７
を熱圧着する。その際、ｒＣチップ１７の電極（ボンデ
ィング用パッド）１７ａがリード電極１５のハンプ部分
１９に当接するように位置合わせを行い、ｒｃチップ１
７を基板１１方向に一定荷重で加圧した状態でヘッド１
に２００〜３００Ａのパルス電流を通電して約５００
’Ｃまで加熱する。これにより、リード電極１５がハン
プ１９を介してＩＣチップの電極１７ａに接続される。
プ加熱・加圧ヘッド１によってＩＣチップ１７の裏面を
真空吸着する。その際ヘッド１および２は何れも加熱し
ない。続いて（Ｂ）に示すようにリード形成用基板上に
形成されているリード電極１５に対してＩＣチップ１７
を熱圧着する。その際、ｒＣチップ１７の電極（ボンデ
ィング用パッド）１７ａがリード電極１５のハンプ部分
１９に当接するように位置合わせを行い、ｒｃチップ１
７を基板１１方向に一定荷重で加圧した状態でヘッド１
に２００〜３００Ａのパルス電流を通電して約５００
’Ｃまで加熱する。これにより、リード電極１５がハン
プ１９を介してＩＣチップの電極１７ａに接続される。
その後、ＩＣチップ加熱・加圧ヘット川によってＩＣチ
ップ１７を真空吸着した状態でＩＪ −１’形成用基板
１１から剥離する。これによりリード形成用基板１１上
に形成されていたリード電極１５が剥離されてＩＣチッ
プ１７側に転写されリード電極付ＩＣチップとなる。
ップ１７を真空吸着した状態でＩＪ −１’形成用基板
１１から剥離する。これによりリード形成用基板１１上
に形成されていたリード電極１５が剥離されてＩＣチッ
プ１７側に転写されリード電極付ＩＣチップとなる。
続くリード接続工程では、（Ｃ）に示すようにリード電
極付ＩＣチップを真空吸着したまま実装すべき回路基板
２０上の配線パターン２１とり−ド電極１５との位置合
わせを行いリード電極付ＩＣチップを基板上に載置する
。続いて（Ｄ）に示すようにリード電極付ＩＣチップを
回路基板２０に載置した状態でリード加熱・加圧へノド
２を降下させて、その底面の枠体部２１をリード電極１
５に当接させ、一定荷重で加圧するとともにこのリード
加熱・加圧ヘッドに２００〜３００Ａのパルス電流を通
電することによって加熱する。具体的には、配線パター
ン２１に半田メツキが施されていてＡ ｕ−３ｎ ／
Ｐ ｂ接続を行う場合は約３００°Ｃに加熱し、配線パ
ターン２１にＡｕメツキが施されていて、Ａｕ−Ａｕ接
続を行う場合には約５００°Ｃまで加熱する。リード加
熱・加圧ヘッド２が冷却してリード電極１５と配線パタ
ーン２１との接続部が固化した後、両ヘッド１．２をと
もに上昇させてリード接続工程を終了する。
極付ＩＣチップを真空吸着したまま実装すべき回路基板
２０上の配線パターン２１とり−ド電極１５との位置合
わせを行いリード電極付ＩＣチップを基板上に載置する
。続いて（Ｄ）に示すようにリード電極付ＩＣチップを
回路基板２０に載置した状態でリード加熱・加圧へノド
２を降下させて、その底面の枠体部２１をリード電極１
５に当接させ、一定荷重で加圧するとともにこのリード
加熱・加圧ヘッドに２００〜３００Ａのパルス電流を通
電することによって加熱する。具体的には、配線パター
ン２１に半田メツキが施されていてＡ ｕ−３ｎ ／
Ｐ ｂ接続を行う場合は約３００°Ｃに加熱し、配線パ
ターン２１にＡｕメツキが施されていて、Ａｕ−Ａｕ接
続を行う場合には約５００°Ｃまで加熱する。リード加
熱・加圧ヘッド２が冷却してリード電極１５と配線パタ
ーン２１との接続部が固化した後、両ヘッド１．２をと
もに上昇させてリード接続工程を終了する。
なお、上述の工程においてＩＣチップ加熱・加圧ヘッド
とＩＣチップとの位置関係はＩＣチップを吸着してから
回路基板への接続が完了するまで変化しない。このため
ＩＣチップ加熱・加圧ヘッドがＩＣチップを吸着したと
きの位置データをりｌ・−接続工程における回路基板の
配線パターンとの位置合わせにもそのまま適用すること
ができる（ｇ）発明の効果 以上のようにこの発明のＩＣの実装方法によれば、リー
ド転写工程とリード接続工程とが連続的に行われるため
、ＩＣチップにリード電極を転写した状態でＩＣチップ
を中間ステージなどに載置する必要がなく、リード電極
の変形に伴う種々の障害が生じない。また、この発明の
ＩＣの実装装置によれば、ＩＣチップを加熱・加圧する
へ・７ドとリード電極を加熱・加圧するヘッドとが同軸
上に設けられているため、ＩＣチップに対するリード電
極の転写と、転写したリード電極の配線パターンへの接
続とを１組のヘッドで連続的に行うことが可能となる。
とＩＣチップとの位置関係はＩＣチップを吸着してから
回路基板への接続が完了するまで変化しない。このため
ＩＣチップ加熱・加圧ヘッドがＩＣチップを吸着したと
きの位置データをりｌ・−接続工程における回路基板の
配線パターンとの位置合わせにもそのまま適用すること
ができる（ｇ）発明の効果 以上のようにこの発明のＩＣの実装方法によれば、リー
ド転写工程とリード接続工程とが連続的に行われるため
、ＩＣチップにリード電極を転写した状態でＩＣチップ
を中間ステージなどに載置する必要がなく、リード電極
の変形に伴う種々の障害が生じない。また、この発明の
ＩＣの実装装置によれば、ＩＣチップを加熱・加圧する
へ・７ドとリード電極を加熱・加圧するヘッドとが同軸
上に設けられているため、ＩＣチップに対するリード電
極の転写と、転写したリード電極の配線パターンへの接
続とを１組のヘッドで連続的に行うことが可能となる。
しかもＩＣチップ加熱・加圧ヘッドとＩＣチップとの位
置関係が変わらないため、位置合わせを容易に行うこと
ができる。
置関係が変わらないため、位置合わせを容易に行うこと
ができる。
第１図（Ａ）〜（Ｅ）はこの発明の実施例であるＩＣの
実装方法の手ｉ１４を示す図、第２図はこの発明の実施
例であるｒｃの実装装置の主要部の分解斜視図、第３図
（Ａ）および（■３）は同実装装置の主要部の継断面図
および底面図である。第４図（Ａ）〜（Ｆ）はリード形
成用基板にリード電極を形成する工程を示す図である。 １−ＩＣチップ加熱・加圧ヘッド、 ２−リード加熱・加圧ヘッド、 ３−真空吸引バイブ、 トＩ−貫通孔。
実装方法の手ｉ１４を示す図、第２図はこの発明の実施
例であるｒｃの実装装置の主要部の分解斜視図、第３図
（Ａ）および（■３）は同実装装置の主要部の継断面図
および底面図である。第４図（Ａ）〜（Ｆ）はリード形
成用基板にリード電極を形成する工程を示す図である。 １−ＩＣチップ加熱・加圧ヘッド、 ２−リード加熱・加圧ヘッド、 ３−真空吸引バイブ、 トＩ−貫通孔。
Claims (2)
- （１）ＩＣチップの裏面を真空吸着し、リード形成用基
板上に形成されているリード電極に熱圧着した後、リー
ド電極とともにＩＣチップをリード形成用基板から剥離
するリード転写工程と、前記ＩＣチップを吸着したまま
実装すべき回路基板上へ載置し、リード電極を加熱・加
圧して回路基板上の配線パターンに接続するリード接続
工程と、 を連続して行うことを特徴とするＩＣの実装方法。 - （２）ＩＣチップの裏面を真空吸着するとともにＩＣチ
ップをリード形成用基板上に形成されているリード電極
に対して加熱・加圧するＩＣチップ加熱・加圧ヘッドと
、 ＩＣチップに接続されているリードを回路基板上の配線
パターンに対して加熱・加圧するリード加熱・加圧ヘッ
ドとを同軸上に設けたことを特徴とするＩＣの実装装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168574A JP2674786B2 (ja) | 1988-07-06 | 1988-07-06 | Ｉｃの実装方法および実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168574A JP2674786B2 (ja) | 1988-07-06 | 1988-07-06 | Ｉｃの実装方法および実装装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0218946A true JPH0218946A (ja) | 1990-01-23 |
| JP2674786B2 JP2674786B2 (ja) | 1997-11-12 |
Family
ID=15870570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168574A Expired - Lifetime JP2674786B2 (ja) | 1988-07-06 | 1988-07-06 | Ｉｃの実装方法および実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674786B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198621A (ja) * | 1992-01-21 | 1993-08-06 | Matsushita Electric Ind Co Ltd | フリップチップｉｃの実装装置 |
| JP2005183459A (ja) * | 2003-12-16 | 2005-07-07 | Fujitsu Ltd | 電子部品のボンディング方法及び装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086840A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6149432A (ja) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-07-06 JP JP63168574A patent/JP2674786B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086840A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6149432A (ja) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198621A (ja) * | 1992-01-21 | 1993-08-06 | Matsushita Electric Ind Co Ltd | フリップチップｉｃの実装装置 |
| JP2005183459A (ja) * | 2003-12-16 | 2005-07-07 | Fujitsu Ltd | 電子部品のボンディング方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674786B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200000B2 (ja) | 導電性相互接続形成方法及びフリップチップ−基板組立体 | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JPH0691180B2 (ja) | 集積回路装置 | |
| JP2660934B2 (ja) | 接続機能を有するテープキャリヤ | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JPH0357617B2 (ja) | ||
| US6763585B2 (en) | Method for producing micro bump | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPH0218946A (ja) | Ｉｃの実装方法および実装装置 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| TWI279887B (en) | Manufacturing method of flip chip electronic device | |
| JPH05251512A (ja) | エリアテープ上への金属バンプの形成方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JP2002134541A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP2541284B2 (ja) | 半導体チップの実装方法 | |
| JP3308951B2 (ja) | 多層フレキシブル配線板 | |
| JP2709484B2 (ja) | 半導体装置の製造方法 | |
| JPH0510365Y2 (ja) | ||
| TW478121B (en) | Soft packaging structure and method for making the same | |
| JPS6334935A (ja) | Ｉｃの実装方法 | |
| JP2001284387A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JP2998507B2 (ja) | 半導体装置の製造方法 |