JPH02190349A

JPH02190349A - 異常検出回路

Info

Publication number: JPH02190349A
Application number: JP1116089A
Authority: JP
Inventors: Koichi Minami; 康一南
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1989-01-20
Filing date: 1989-01-20
Publication date: 1990-07-26
Anticipated expiration: 2010-09-20
Also published as: JPH0785932B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕負荷に流れる電流の通電時間が所定値以上のときに異常
発生信号を出力する異常検出回路の改良に関し、この種の回路において、温度や構成部品のバラツキによ
る検出誤差をなくすると共に回路をゲート・アレイに集
積可能にすることを目的とし、負荷に電流が流れている
ときには所定値の負荷通電信号を出力し、電流が流れて
いない場合には他の所定値の負荷通電信号を出力する負
荷通電検出回路と、アップ・ダウン・カウンタと、負荷通電信号が所定値の場合には第２のクロック信号Ｃ
Ｋ２をアップ・ダウン・カウンタに供給すると共にアッ
プ・ダウン・カウンタの動作モードをアップ・カウンタ
・モードに設定し、負荷通電信号が他の所定値の場合に
は第１のクロック信号ＣＫＩをアップ・ダウン・カウン
タに供給すると共にアップ・ダウン・カウンタの動作モ
ードをダウン・カウンタ・モードに設定するクロック選
択＆モード設定回路とを具備することを構成としている。

〔産業上の利用分野〕

本発明は、負荷に°流れる電流の通電時間が所定値以上
のときに異常発生信号を出力する異常検出回路の改良に
関するものである。

〔従来の技術〕

第８図は従来の異常検出回路の電気回路図である。同図
において、ｌはソレノイド、２はトランジスタ、３はダ
イオード、４は発光素子、５は受光素子、６は反転回路
、７はコンパレータ、８ないし１４は抵抗、１５はコン
デンサ、１６はダイオードをそれぞれ示している。

ソレノイド１は印字ヘッドの中に存在するものであり、
ソレノイド１に電流が流れると、印字ピンが紙面を叩＜
、トランジスタ２がオンすると、ソレノイドｌに電流が
流れると共に、発光素子４゜抵抗８及びダイオード３を
通って電流が流れる。

発光素子４と受光素子５は、ホト・カブラを構成してい
る０発光素子４からの光は受光素子５によって受光され
る。受光すると、受光素子５は導通し、＊負荷通電（ｇ
号は低レベルになる。＊負荷通電信号は反転回路６によ
って反転される０反転回路６の出力が高しベルレどなる
と、コンデンサ１５に対する充電が開始される。コンデ
ンサ１５の電圧はコンパレータ７の一端子に印加され、
コンパレータ７の子端子には基準電圧が印加される。コ
ンパレータ７は、一端子の電圧が子端子の電圧以上の時
に、低レベルを出力する。低レベルのコンパレータ出力
は、異常発生を示している。異常が発生すると、電源を
断する等の動作が行われる。

（発明が解決しようとする課題〕第８図の回路は、負荷の通電時間が規定以上に長い場合
にこれを検出して異常状態であることを通知するもので
あるが、温度や構成部品のバラツキにより検出誤差が発
生すると言う欠点がある。

また、第８図の回路は、抵抗やコンデンサを使用してい
るので、集積化できないと言う欠点がある。

本発明は、この点に鑑みて創作されたものであって、負
荷通電時間が所定時間以上になった時に異常発生を通知
する異常検出回路において、温度や構成部品のバラツキ
による検出誤差をなくすると共に、回路をゲート・アレ
イに集積可能にすることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。本発明の異常検出
回路は、負荷通電検出回路と、クロック選択＆モード設
定回路と、アップ・ダウン・カウンタとを具備している
。負荷通電検出回路は、負荷に電流が流れているときに
は所定値の負荷通電信号を出力し、電流が流れていない
場合には他の所定値の負荷通電信号を出力する。クロッ
ク選択＆モード設定回路は、負荷通電信号が所定値の場
合には第２のクロック信号ＣＫ２をアップ・ダウン・カ
ウンタに供給すると共にアップ・ダウン・カウンタの動
作モードをアップ・カウンタ・モードに設定し、負荷通
電信号が他の所定値の場合には第１のクロック信号ＣＫ
Ｉをアップ・ダウン・カウンタに供給すると共にアップ
・ダウン・カウンタの動作モードをダウン・カウンタ・
モードに設定する。

〔実施例〕

第２図は本発明の１実施例のブロック図であ、る。

同図において、２１と２２はアップ・ダウン・カウンタ
、２３は比較回路、２４ないし２７はＤフリップ・フロ
ップ、２８と２９はＡＮＤゲート、３０はＯＲゲート、
３１は反転回路をそれぞれ示している。

カウンタ２１のＡないしＤはデータ入力端子、ＣＫはク
ロック端子、ＬＯＡＤはロード端子、ＵＰ／ＤＯＷＮは
アップ・ダウン端子、Ｇはイネーブル端子、ＱＡないし
ＱＤはデータ出力端子、ＲＩＰＰＬＥはカウント値がオ
ール１になった時に低レベル信号を出力する端子をそれ
ぞれ示している。カウンタ２２はカウンタ２１と同一構
成を有している。カウンタ２１のＲＩＰＰＬＥ端子はカ
ウンタ゛２２のＧ端子に接続されている。比較回路２３
のＰＯないしＰ７はデータ入力端子、ＱＯないしＱ７も
データ入力端子をそれぞれ示している。比較回路２３は
、Ｐ＝Ｑになると、Ｐ−Ｑ端子から低レベルを出力する
。

Ｄフリップ・フロップ２４のクロック端子には、クロッ
ク信号ＣＫＩが印加され、Ｑ出力はＤ入力に接続されて
いる。Ｑ出力がクロック信号ＣＫ２となる。従って、ク
ロック信号ＣＫ２の周波数はクロック信号ＣＫＩの１／
２になる。Ｄフリップ・フロップ２５のクロック端子に
はクロックＣＫ２が印加され、Ｄ入力にはＤフリップ・
フロップ２６のＱ出力が印加されている。Ｄフリップ・
フロップ２５のＱ出力は、ＡＮＤゲート２８の第１入力
に印加され、また、反転回路３１を介してＡＮＤゲート
２９の第１人力に印加される。Ｄフリップ・フロップ２
６のＤ入力には＊負荷通電信号が印加され、クロック端
子にはクロック信号ＣＫ１を反転したものが印加されて
いる。Ｄフリップ・フロップ２６のＱ出力は、Ｄフリッ
プ・フロップ２５のＤ入力に印加されると共に、カウン
タ２１．２２のＵＰ／ＤＯＷＮ端子に印加されている。

Ｄフリップ・フロップ２７のＤ入力には初期リセット信
号ｉＲ３が印加され、ＣＬＲ端子にも初期リセット信号
ｉＲ８が印加され、クロック端子にはクロック信号ＣＫ
Ｉが印加されている。Ｄフリップ・フロップ２７のＱ出
力は、カウンタ２１．２２のＬＯＡＤ端子に印加される
。初期リセット信号ｉＲ３は電源投入時に高レベルにな
る信号である。

ＡＮＤゲート２８の第１人力にはＤフリップ・フロップ
２５のＱ出力が印加され、第２人力にはクロック信号Ｃ
ＫＩが印加され、第３人力には比較回路２３のＰ−Ｑ端
子の信号が印加されている。

ＡＮＤゲート２９の第１の入力にはＤフリップ・フロッ
プ２５のＱ出力を反転したものが印加され、第２人力に
はクロック信号ＣＫ２が印加され、第３人力にはカウン
タ２２のＲＩＰＰＬＥ出力が印加されている。ＯＲゲー
ト３０の第１人力にはＡＮＤゲート２８の出力が印加さ
れ、第２人力にはＡＮＤゲート２９の出力が印加されて
いる。ＯＲゲート３０の出力は、カウンタ２１，２２の
クロック端子に印加されている。

第２図の実施例の動作について説明する。初期リセット
信号ｉＲ８が高レベルになると、カウンタ２１．２２が
初期化される。図示の例では、初期化時にカウンタ２１
，２２にＸ”７Ｆ”がセットされる。＊負荷通電信号が
高レベルの状態の下では、ＯＲゲート３０からクロック
信号ＣＫＩが出力されると共に、カウンタ２１．２２は
ダウン・カウンタとして動作する。カウンタ２１．２２
の計数値がＸ”７Ｆ”であると、比較回路２３のＰ＝Ｑ
端子から低レベルが出力され、カウンタ２１．２２に対
するクロック信号の供給は停止される。

＊負荷通電信号が低レベルになると、カウンタ２１．２
２はアップ・カウンタとして動作し、また、ＯＲゲート
３０からクロック信号ＣＫ２が出力される。カウンタ２
１，２２の計数値がＸ″ＦＦ１になると、カウンタ２２
のＲＩＰＰＬＥ端子から低レベルが出力され、カウンタ
２１．２２に対するクロック信号の供給は停止される。

　ＲＩＰＰＩＪＱ子の信号は監視装置（図示せず）に送
られ、この信号が低レベルになると、電源断等が行われ
る。

第３図は初期設定時の動作を示す図である。初期リセッ
ト信号ＬＲ３が高レベルになると、カウンタ２１．２２
のＬＯＡＤ端子に高レベルが印加され、カウンタ２１，
２２に初期化データがセットされる。

第４図はカウンタがアップからダウン動作に転じた場合
の動作を示す図である。重負荷通電信号が高レベルにな
ると、Ｄフリップ・フロップ２６のＱ出力は高レベルに
なり、次にＤフリップ・フロップ２５のＱ出力が高レベ
ルになり、ＯＲゲート３０からクロック信号ＣＫＩが出
力される。

第５図はカウンタがＸ”７Ｆ”になった後、アップ動作
に転じる場合の動作を示す図である。＊負荷通電信号が
高レベルのときにはカウンタ２１゜２２はダウン・カウ
ンタとして動作する。カウンタ２１，２２の計数値がＸ
”７Ｆ”になると、カウンタ２１，２２に対するクロッ
ク信号の供給は停止される。計数値がＸ”７Ｆ’の状態
の下で＊負荷通電信号が低レベルになると、Ｄフリップ
・フロップ２６のＱ出力は低レベルになり、次いでＤフ
リップ・フロップ２５のＱ出力が低レベルになる。Ｄフ
リップ・フロップ２６のＱ出力が低レベルになると、カ
ウンタ２１．２２はアップ・カウンタとして動作する。

Ｄフリップ・フロップ２５のＱ出力が低レベルになると
、ＯＲゲート３０はクロック信号ＣＫ２を出力し、カウ
ンタ２１゜２２のクロック端子にクロック信号ＣＫ２が
印加される。

第６図はカウンタがＸ’ＦＦ’になった場合の動作を示
す図である。アップ・カウンタとして動作している状態
の下でカウンタ２１，２２の計数値がＸ”ＦＦ”になる
と、カウンタ２２のＲＩＰＰＬＥ端子の信号は低レベル
になり、カウンタ２１．２２に対するクロック信号の供
給は停止される。

第７図は従来と本発明の動作比較を示す図である。同図
の前半は負荷通電時間が所定時間内である場合を示し、
後半は負荷通電時間が所定時間以上の場合を示す、従来
回路において、負荷通電時間が所定時間内である場合に
はコンパレータの出力が低レベルになることはなく、負
荷通電時間が所定時間以上になると、コンパレータ出力
は低レベルになる１本発明においては、負荷通電時間が
所定時間以上になると、カウンタ２２のＲＩＰＰＬＥ端
子の信号は低レベルになる。

〔発明の効果〕以上のように、本発明の異常検出回路は、従来の回路の
ように抵抗やコンデンサを使用しないので、コンデンサ
のバラツキや抵抗のバラツキ、を源電圧変動、温度変化
に影響されず常に一定の検出時間を有し、また、ゲート
・アレイ等に集積可能であると言う効果を有している。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の１実施例の
ブロック図、第３図は初期設定時の動作を示す図、第４
図はカウンタがアップからダウン動作に転じた場合の動
作を示す図、第５図はカウンタがＸ”７Ｆ’になった後
にアップ動作に転じる場合の動作を示す図、第６図はカ
ウンタがＸ９ＦＦ’になった場合の動作を示す図、第７
図は従来と本発明の動作比較を示す図、第８図は従来の
異常検出回路の電気回路図である。１・・・ソレノイド、２・・・トランジスタ、３・・・
ダイオード、４・・・発光素子、５・・・受光素子、６
・・・反転回路、７・・・コンパレータ、８ないし１４
・・・ＩＩＥ抗、１５・・・コンデンサ、１６・・・ダ
イオード、２１と２２・・・アップ・ダウン・カウンタ
、２３・・・比較回路、２４ないし２７・・・Ｄフリッ
プ・フロップ、２８と２９・・・ＡＮＤゲート、３０・
・・ＯＲゲート、３１・・・反転回路。特許出願人　　　株式会社ピーエフニー代理人弁理士　
　京　谷　四　部絖明の原理説明図第１図加養「設定第３図力うンタボ゛ｕｐ力゛うＤＯＡ／Ｎ＠作１；軟Ｃｒ＝場
古第４図カウンク刀ぐＸ“７Ｆ’ｈＪ＞１−俊ｕｐ動作１を恥じ
Ｆ場名゛Ｍ５図カウンヲ乃ぐＸ’ＦＦ’ と戸ｚＴ、堝奮第６図

Claims

【特許請求の範囲】負荷に電流が流れているときには所定値の負荷通電信号
を出力し、電流が流れていない場合には他の所定値の負
荷通電信号を出力する負荷通電検出回路と、アップ・ダウン・カウンタと、負荷通電信号が所定値の場合には第２のクロック信号Ｃ
Ｋ２をアップ・ダウン・カウンタに供給すると共にアッ
プ・ダウン・カウンタの動作モードをアップ・カウンタ
・モードに設定し、負荷通電信号が他の所定値の場合に
は第１のクロック信号ＣＫ１をアップ・ダウン・カウン
タに供給すると共にアップ・ダウン・カウンタの動作モ
ードをダウン・カウンタ・モードに設定するクロック選
択＆モード設定回路とを具備することを特徴とする異常検出回路。