JPH02190781A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH02190781A JPH02190781A JP1010499A JP1049989A JPH02190781A JP H02190781 A JPH02190781 A JP H02190781A JP 1010499 A JP1010499 A JP 1010499A JP 1049989 A JP1049989 A JP 1049989A JP H02190781 A JPH02190781 A JP H02190781A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- main body
- pulse signal
- internal pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、集積回路の信頼性試験に関する。
［従来の技術］
通常、集積回路の信頼性試験を行なう場合、高温中でそ
の集積回路に、直流電圧を与えるとともに各種パルス信
号を与えている。
の集積回路に、直流電圧を与えるとともに各種パルス信
号を与えている。
たとえば、第３図に示すように、１Ｍビットダイナミッ
ク型メモリの集積回路１０ａでは、１４木の入力信号端
子１１ａを有し、この入力信号端子１１ａに１４相のパ
ルス信号を印加する必要がある。このために、信頼性試
験設備が複雑である。
ク型メモリの集積回路１０ａでは、１４木の入力信号端
子１１ａを有し、この入力信号端子１１ａに１４相のパ
ルス信号を印加する必要がある。このために、信頼性試
験設備が複雑である。
また、集積回路の内部では、多数のトランジスタが細い
配線で接続され、この配線が算常に細いので１通電スト
レスに対して安全か否かを信頼性試験で確認する必要が
ある。ところで、ＣＭＯ３型Ｏ３回路およびダイナミッ
ク型集積回路では。
配線で接続され、この配線が算常に細いので１通電スト
レスに対して安全か否かを信頼性試験で確認する必要が
ある。ところで、ＣＭＯ３型Ｏ３回路およびダイナミッ
ク型集積回路では。
入力パルスの周波数にほぼ比例した電流が流れる。この
ために、信頼性試験では、少なくとも。
ために、信頼性試験では、少なくとも。
集積回路の実用時の周波数程度でパルス動作試験を実行
することが望ましい。
することが望ましい。
［発明が解決しようとする課題］
しかし、上記従来例においては、配線２が非常に複雑で
あるので、その配線２にノイズがのり易く、シたがって
、高い周波数でのパルス動作が困難である。このために
、通常は、実用時の周波数のｌ／１０〜１／１００程度
の周波数でパルス動作試験を実行することが多い、この
ようにすると、入力パルスの周波数にほぼ比例した電流
が流れることから、集積回路本体２０内の配線を流れる
電流値は実用時のｌ／１０〜１／１００に減少し１通電
によるストレスをその配線に充分に与えることができな
いという問題がある。
あるので、その配線２にノイズがのり易く、シたがって
、高い周波数でのパルス動作が困難である。このために
、通常は、実用時の周波数のｌ／１０〜１／１００程度
の周波数でパルス動作試験を実行することが多い、この
ようにすると、入力パルスの周波数にほぼ比例した電流
が流れることから、集積回路本体２０内の配線を流れる
電流値は実用時のｌ／１０〜１／１００に減少し１通電
によるストレスをその配線に充分に与えることができな
いという問題がある。
本発明は、信頼性試験の設備を特別に必要とせずに信頼
性試験を実行でき、また、配線がノイズをひろうという
心配がなく、通電によるストレスをその配線に充分に与
えることができる集積回路を提供することを目的とする
ものである。
性試験を実行でき、また、配線がノイズをひろうという
心配がなく、通電によるストレスをその配線に充分に与
えることができる集積回路を提供することを目的とする
ものである。
［課題を解決する手段］
本発明は、集積回路本体と１周波数が１ＫＨｚ以上であ
って多相の内部パルス信号を発生する内部パルス信号発
生回路と、上記内部パルス信号を上記集積回路本体に供
給するかまたは供給しないかを制御する供給制御回路と
を集積回路に内蔵させたものである。
って多相の内部パルス信号を発生する内部パルス信号発
生回路と、上記内部パルス信号を上記集積回路本体に供
給するかまたは供給しないかを制御する供給制御回路と
を集積回路に内蔵させたものである。
［作用］
本発明は、信頼性試験時に、集積回路の内部で発生させ
た多相の内部パルス信号を集積回路本体に供給するので
、直流電圧を印加するのみで信頼性試験の設備を特別に
必要とせずに信頼性試験を実行でき、また、配線がノイ
ズをひろうという心配がなく１通電によるストレスをそ
の配線に充分に与えることができる。
た多相の内部パルス信号を集積回路本体に供給するので
、直流電圧を印加するのみで信頼性試験の設備を特別に
必要とせずに信頼性試験を実行でき、また、配線がノイ
ズをひろうという心配がなく１通電によるストレスをそ
の配線に充分に与えることができる。
［実施例］
第１図は１本発明の一実施例を示す回路図である。
この実施例の集積回路ｌＯは、集積回路本体２０の他に
、内部パルス信号発生回路３０と、供給制御回路４０と
、制御端子４１とを内蔵させたものである。
、内部パルス信号発生回路３０と、供給制御回路４０と
、制御端子４１とを内蔵させたものである。
集積回路本体２０は、従来の集積回路と同じ回路である
。
。
内部パルス信号発生回路３０は、周波数が１ＫＨｚ以上
であって多相の内部パルス信号を発生する回路である。
であって多相の内部パルス信号を発生する回路である。
この内部パルス信号発生回路３０は、クロックを発生す
るリング発振回路と、そのクロックを分周する分周回路
と、各種論理回路と、メモリ回路等とで構成され、集積
回路本体２０を動作させるに必要な各種パルス信号を発
生させる回路である。
るリング発振回路と、そのクロックを分周する分周回路
と、各種論理回路と、メモリ回路等とで構成され、集積
回路本体２０を動作させるに必要な各種パルス信号を発
生させる回路である。
また、供給制御回路４０は、内部パルス信号を集積回路
本体２０に供給するかまたは供給しないかを制御する回
路であって、集積回路本体２０の信号入力端子１１の端
子数と同じ数の半導体スイッチで構成されている。なお
、場合によっては。
本体２０に供給するかまたは供給しないかを制御する回
路であって、集積回路本体２０の信号入力端子１１の端
子数と同じ数の半導体スイッチで構成されている。なお
、場合によっては。
信号入力端子１１の端子数よりも少ない数の半導体スイ
ッチで構成するようにしてもよい。
ッチで構成するようにしてもよい。
制御端子４１には、供給制御回路４０をオン状態、オフ
状態にする制御信号が印加される。この制御信号がオン
のときに、供給制御回路４０がオン状態になり、上記制
御信号がオフのときに、供給制御回路４０がオフになる
。
状態にする制御信号が印加される。この制御信号がオン
のときに、供給制御回路４０がオン状態になり、上記制
御信号がオフのときに、供給制御回路４０がオフになる
。
次に、上記実施例の動作について説明する。
まず、信頼性試験を行なう場合、ＶＳＳ端子を接地し、
■ｔｌＤ端子に直流電源電圧を印加し、信号入力端子１
１と信号出力端子１２とを開放し、制御端子４１にｖＤ
Ｄの電圧を与える。つまり、ＶＤＤ端子と制御端子４１
とを、集積回路ｌＯの外部で接続する。
■ｔｌＤ端子に直流電源電圧を印加し、信号入力端子１
１と信号出力端子１２とを開放し、制御端子４１にｖＤ
Ｄの電圧を与える。つまり、ＶＤＤ端子と制御端子４１
とを、集積回路ｌＯの外部で接続する。
これによって、供給制御回路４０内の半導体スイッチが
オンし、内部パルス信号発生回路３０からの各種パルス
信号が集積回路本体２０に供給される。この各種パルス
信号としては、集積回路本体２０の全体に、電圧、電流
のストレスを与えるようなパルス信号パターンであるも
のが好ましい。
オンし、内部パルス信号発生回路３０からの各種パルス
信号が集積回路本体２０に供給される。この各種パルス
信号としては、集積回路本体２０の全体に、電圧、電流
のストレスを与えるようなパルス信号パターンであるも
のが好ましい。
上記実施例において、信頼性試験を行なう場合に集積回
路ｌＯの外部から供給するものとしては、直流電圧ｌ電
源のみであるので、パルス発生装と、試験治具を用意す
る必要がなく、また、試験治具の配線がノイズをひろう
という心配がない。
路ｌＯの外部から供給するものとしては、直流電圧ｌ電
源のみであるので、パルス発生装と、試験治具を用意す
る必要がなく、また、試験治具の配線がノイズをひろう
という心配がない。
また、集積回路ｌＯに内蔵したリング発振回路等の発振
回路は高い周波数のパルスを容易に発生することができ
るので、集積回路の実用時の周波数またはそれ以上の周
波数で、パルス動作試験を実行することができる。した
がって、集積回路本体２０内の配線に通電する電流値は
実用時と同様であり、通電によるストレスをその配線に
充分に与えることができる。このために、通電ストレス
に対して安全か否かの信頼性試験を確実に行なうことが
できる。
回路は高い周波数のパルスを容易に発生することができ
るので、集積回路の実用時の周波数またはそれ以上の周
波数で、パルス動作試験を実行することができる。した
がって、集積回路本体２０内の配線に通電する電流値は
実用時と同様であり、通電によるストレスをその配線に
充分に与えることができる。このために、通電ストレス
に対して安全か否かの信頼性試験を確実に行なうことが
できる。
なお、信頼性試験を行なう場合、制御端子４１をＶＯＯ
端子に接続する理由は、これによって供給制御回路４１
をオン状態にするためであるので、制御端子４１を接地
したときに供給制御回路４１がオン状態になるようにな
っているならば、信頼性試験時に制御端子４１を接地す
る。
端子に接続する理由は、これによって供給制御回路４１
をオン状態にするためであるので、制御端子４１を接地
したときに供給制御回路４１がオン状態になるようにな
っているならば、信頼性試験時に制御端子４１を接地す
る。
次に、集積回路の待機時電源電流を測定する場合につい
て説明する。
て説明する。
第２図は、本発明の他の実施例を示す回路図である。
この実施例は、内部パルス信号発生回路３０の制御極３
１に、制御端子４１からの制御信号を印加するようにし
である。
１に、制御端子４１からの制御信号を印加するようにし
である。
通常、集積回路の試験では、待機時電源電流を検査項目
の１つとしているが、集積回路がパルス的に動作すると
スイッチング電流が流れるので、内部パルス信号発生回
路３０を駆動し続けると、待機時電源電流を測定するこ
とができない。
の１つとしているが、集積回路がパルス的に動作すると
スイッチング電流が流れるので、内部パルス信号発生回
路３０を駆動し続けると、待機時電源電流を測定するこ
とができない。
ところが、第２図に示す実施例において、制御信号がオ
フのときには、供給制御回路４０がオフ状態になるとと
もに、内部パルス信号発生回路３０の制御極３１に制御
端子４１からの制御信号が印加され、オフの制御信号を
発振停止信号として使用するので、内部パルス信号発生
回路３０内の発振回路が発振を停止する。このときに、
待機時電源電流を測定することができる。
フのときには、供給制御回路４０がオフ状態になるとと
もに、内部パルス信号発生回路３０の制御極３１に制御
端子４１からの制御信号が印加され、オフの制御信号を
発振停止信号として使用するので、内部パルス信号発生
回路３０内の発振回路が発振を停止する。このときに、
待機時電源電流を測定することができる。
つまり、内部パルス信号発生回路３０内の発振回路の発
振を停止させれば、待機時電源電流を測定できるので、
供給制御回路４０がオフ状態のときにクロック発振を停
止して待機時電源電流を測定し、供給制御回路４０がオ
ン状態のときにクロック発振を行なって信頼性試験を実
行する。
振を停止させれば、待機時電源電流を測定できるので、
供給制御回路４０がオフ状態のときにクロック発振を停
止して待機時電源電流を測定し、供給制御回路４０がオ
ン状態のときにクロック発振を行なって信頼性試験を実
行する。
なお、待機時電源電流を測定する必要がなければ、制御
端子４１からの制御信号を内部パルス信号発生回路３０
の制御極３１に印加する必要がなく、この場合でも、信
頼性試験の設備を特別に必要とせずに信頼性試験を実行
でき、また、通電によるストレスをその配線に充分に与
えることができる。
端子４１からの制御信号を内部パルス信号発生回路３０
の制御極３１に印加する必要がなく、この場合でも、信
頼性試験の設備を特別に必要とせずに信頼性試験を実行
でき、また、通電によるストレスをその配線に充分に与
えることができる。
［発明の効果］
請求項（１）の発明によれば、信頼性試験の設備を特別
に必要とせずに信頼性試験を実行でき、また、配線がノ
イズをひろうという心配がなく、通電によるストレスを
その配線に充分に与えることができるという効果を奏す
る。
に必要とせずに信頼性試験を実行でき、また、配線がノ
イズをひろうという心配がなく、通電によるストレスを
その配線に充分に与えることができるという効果を奏す
る。
請求項（２）の発明によれば、信頼性試験の設備を特別
に必要とせずに信頼性試験を実行でき。
に必要とせずに信頼性試験を実行でき。
通電によるストレスをその配線に充分に与えることがで
きるとともに、待機時電源電流を測定することができる
という効果を奏する。
きるとともに、待機時電源電流を測定することができる
という効果を奏する。
第１図は１本発明の一実施例を示す回路図である。
第２図は、本発明の他の実施例を示す回路図である。
第３図は、集積回路における従来の信頼性試験の説明図
である。 ０・・・集積回路。 ０・・・集積回路本体、 Ｏ・・・内部パルス信号発生回路、 Ｏ・・・供給制御回路、 １・・・制御端子。
である。 ０・・・集積回路。 ０・・・集積回路本体、 Ｏ・・・内部パルス信号発生回路、 Ｏ・・・供給制御回路、 １・・・制御端子。
Claims (2)
- （１）集積回路本体と； 周波数が１ＫＨｚ以上であって多相の内部パルス信号を
発生する内部パルス信号発生回路と；上記内部パルス信
号を上記集積回路本体に供給するかまたは供給しないか
を制御する供給制御回路と； を有することを特徴とする集積回路。 - （２）請求項（１）において、 上記内部パルス信号を上記集積回路本体に供給していな
いときに、上記内部パルス信号発生回路内に設けられた
発振回路の発振を停止させることを特徴とする集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010499A JPH02190781A (ja) | 1989-01-19 | 1989-01-19 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010499A JPH02190781A (ja) | 1989-01-19 | 1989-01-19 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02190781A true JPH02190781A (ja) | 1990-07-26 |
Family
ID=11751889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1010499A Pending JPH02190781A (ja) | 1989-01-19 | 1989-01-19 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02190781A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118136A (ja) * | 1982-01-06 | 1983-07-14 | Hitachi Ltd | Ｃｍｏｓ集積回路装置 |
| JPS5936914U (ja) * | 1982-09-03 | 1984-03-08 | ホウコウ物産株式会社 | 緑化用下地板 |
-
1989
- 1989-01-19 JP JP1010499A patent/JPH02190781A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118136A (ja) * | 1982-01-06 | 1983-07-14 | Hitachi Ltd | Ｃｍｏｓ集積回路装置 |
| JPS5936914U (ja) * | 1982-09-03 | 1984-03-08 | ホウコウ物産株式会社 | 緑化用下地板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6298001B1 (en) | Semiconductor memory device enabling direct current voltage test in package status | |
| JPS6337270A (ja) | 半導体装置 | |
| US5554941A (en) | Self-testing method for irregular CMOS switching structures with high defect detection | |
| KR100754238B1 (ko) | 제어가능하고 테스트가능한 집적 회로용 발진기 장치 | |
| JP3304399B2 (ja) | 半導体集積論理回路 | |
| US20230350040A1 (en) | Device for controlling an ultrasonic transducer and ultrasonic measuring device having such a control device for the ultrasonic transducer | |
| US5127008A (en) | Integrated circuit driver inhibit control test method | |
| JPH0731133A (ja) | 半導体チップ用の電圧変換装置および方法 | |
| JPH05264667A (ja) | テスト回路 | |
| US6807115B2 (en) | Method of testing a semiconductor integrated device | |
| JP3670067B2 (ja) | 集積回路装置 | |
| JPH01183148A (ja) | 半導体集積回路 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JPH03279882A (ja) | 半導体集積回路 | |
| JPH1126535A (ja) | エレクトロマイグレーション評価回路 | |
| JP2578359B2 (ja) | 発振回路 | |
| JP3070455B2 (ja) | 半導体集積回路の試験装置 | |
| JPS6383678A (ja) | 集積回路素子の試験方法 | |
| JPH03282381A (ja) | 集積回路装置 | |
| JP2003199397A (ja) | モーター制御方法およびモーター制御装置 | |
| KR19990046939A (ko) | 반도체 메모리 장치 | |
| JPH0865118A (ja) | 半導体集積回路 | |
| JPH04298900A (ja) | 半導体メモリ装置 | |
| JPH0483184A (ja) | 半導体集積回路 |