JPH02192307A - フェード制御回路 - Google Patents
フェード制御回路Info
- Publication number
- JPH02192307A JPH02192307A JP1012239A JP1223989A JPH02192307A JP H02192307 A JPH02192307 A JP H02192307A JP 1012239 A JP1012239 A JP 1012239A JP 1223989 A JP1223989 A JP 1223989A JP H02192307 A JPH02192307 A JP H02192307A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- fade
- volume
- gain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産呈上生且■分立
本発明はビデオカメラ等において使用されるフェード制
御回路に関するものである。
御回路に関するものである。
皿米皇辣玉
一般にフェード動作は映像がゆっくり消えて行ったり(
フェードアウト)、ゆっくり現われたり(フェードイン
)する動作であるから、映像信号の処理回路における利
得可変回路を利用して映像信号のゲインをフェード動作
するように制御する回路を付加すれば簡単にフェード制
御回路を形成することができる。ところで、フェード動
作をカラービデオカメラで行う場合は輝度信号とクロマ
信号に関し同時並列にフェード動作を行わせなければな
らないので、輝度信号回路とクロマ信号回路の双方にフ
ェード制御回路が設けられ、共通のフェードスイッチの
操作によって同時にフェード動作が開始される。
フェードアウト)、ゆっくり現われたり(フェードイン
)する動作であるから、映像信号の処理回路における利
得可変回路を利用して映像信号のゲインをフェード動作
するように制御する回路を付加すれば簡単にフェード制
御回路を形成することができる。ところで、フェード動
作をカラービデオカメラで行う場合は輝度信号とクロマ
信号に関し同時並列にフェード動作を行わせなければな
らないので、輝度信号回路とクロマ信号回路の双方にフ
ェード制御回路が設けられ、共通のフェードスイッチの
操作によって同時にフェード動作が開始される。
が ゛ しようとする
しかしながら、上述のようにフェード制御回路を信号の
ゲイン制御用の利得制御回路を利用して構成する場合に
は、利得可変用のボリウムで設定された値によってフェ
ード動作の最終値が影響されることになるため輝度信号
とクロマ信号回路のボリウム設定が異なる(普通は異な
る)と、輝度信号とクロマ信号とのフェード動作(特に
フェードアウト動作)の最終値が−敗しなくなり、画面
上不自然な感じを与える。
ゲイン制御用の利得制御回路を利用して構成する場合に
は、利得可変用のボリウムで設定された値によってフェ
ード動作の最終値が影響されることになるため輝度信号
とクロマ信号回路のボリウム設定が異なる(普通は異な
る)と、輝度信号とクロマ信号とのフェード動作(特に
フェードアウト動作)の最終値が−敗しなくなり、画面
上不自然な感じを与える。
本発明はこのような点に鑑みなされたものであって、フ
ェードアウト動作の最終値がボリウムの設定値に拘束さ
れないフェード制御回路を提供することを目的とする。
ェードアウト動作の最終値がボリウムの設定値に拘束さ
れないフェード制御回路を提供することを目的とする。
! ”° るための
上記の目的を達成する本発明のフェード制御回路は、交
流信号が入力される利得可変増幅器と、該利得可変増幅
器の利得を可変するためのボリウムと、該ボリウムの出
力を利得可変増幅器に導びく経路に設けられボリウムの
出力を中継する第1トランジスタと、該第1トランジス
タと差動対をなし出力電極が互いに接続された第2トラ
ンジスタと、該第2トランジスタの制御電極に接続され
該第2トランジスタの導通を制御する第3トランジスタ
と、該第3トランジスタが充分ONのとき該第3トラン
ジスタの出力電極と入力電極に同一の電流を与え第3ト
ランジスタがOFFのとき前記第2トランジスタの制御
電極を前記第1トランジスタの制御電極と同一電位にな
す手段と、スイッチの切換えに伴ない前記第3トランジ
スタを徐々にONにしたり、徐々にOFFにしたりする
手段ととから構成されている。
流信号が入力される利得可変増幅器と、該利得可変増幅
器の利得を可変するためのボリウムと、該ボリウムの出
力を利得可変増幅器に導びく経路に設けられボリウムの
出力を中継する第1トランジスタと、該第1トランジス
タと差動対をなし出力電極が互いに接続された第2トラ
ンジスタと、該第2トランジスタの制御電極に接続され
該第2トランジスタの導通を制御する第3トランジスタ
と、該第3トランジスタが充分ONのとき該第3トラン
ジスタの出力電極と入力電極に同一の電流を与え第3ト
ランジスタがOFFのとき前記第2トランジスタの制御
電極を前記第1トランジスタの制御電極と同一電位にな
す手段と、スイッチの切換えに伴ない前記第3トランジ
スタを徐々にONにしたり、徐々にOFFにしたりする
手段ととから構成されている。
立−里
このような構成によると、第3トランジスタがOFFで
フェード動作のない状態では第1.第2トランジスタの
制御電極は同一の電位に保持され、その電位はボリウム
の設定位置に応じた電位になっている。この状態から第
3トランジスタを徐々にONさせると、その導通度が高
まるに従って第2トランジスタの制御電極の電位が一方
向に(例えばフェードアウト方向に)変化する。逆に第
3トランジスタをON状態から徐りにOFF状態にさせ
ていくと、第3トランジスタの導通度が徐々に下がって
いって最終的に零(即ち0FF)となり、その間、第2
トランジスタの制御電極の電位は前記方向とは逆方向(
例えばフェードイン方向)に変化していく。
フェード動作のない状態では第1.第2トランジスタの
制御電極は同一の電位に保持され、その電位はボリウム
の設定位置に応じた電位になっている。この状態から第
3トランジスタを徐々にONさせると、その導通度が高
まるに従って第2トランジスタの制御電極の電位が一方
向に(例えばフェードアウト方向に)変化する。逆に第
3トランジスタをON状態から徐りにOFF状態にさせ
ていくと、第3トランジスタの導通度が徐々に下がって
いって最終的に零(即ち0FF)となり、その間、第2
トランジスタの制御電極の電位は前記方向とは逆方向(
例えばフェードイン方向)に変化していく。
叉Jl
以下、本発明の一実施例を図面を参照して説明する。第
1図において、(1)はトランジスタ(口、)と(Qi
)、抵抗(Rt)、バイアス抵抗(R3) (R4)及
び定電流源(2)(3)から成る差動増幅器で、その出
力はトランジスタ(口りのコレクタから利得可変増幅器
(4)へ与えられる。利得可変増幅器(4)は2つの差
動対を有しており、その第1の差動対(5)はトランジ
スタ(Ql) (Qi)から構成されており、第20差
動対(6)はトランジスタ(口%> (Qi)から構成
されている。トランジスタ(Qs) (Qs)のコレク
タは電源電圧ライン(7)に接続され、トランジスタ(
Qi)(Q、)のコレクタは共通に負荷抵抗(R2)の
一端に接続されている。負荷抵抗(R1)の他端は電源
電圧ライン(7)に接続される。トランジスタ(Qi)
(Qi)の共通接続されたコレクタからは信号が出力
される。
1図において、(1)はトランジスタ(口、)と(Qi
)、抵抗(Rt)、バイアス抵抗(R3) (R4)及
び定電流源(2)(3)から成る差動増幅器で、その出
力はトランジスタ(口りのコレクタから利得可変増幅器
(4)へ与えられる。利得可変増幅器(4)は2つの差
動対を有しており、その第1の差動対(5)はトランジ
スタ(Ql) (Qi)から構成されており、第20差
動対(6)はトランジスタ(口%> (Qi)から構成
されている。トランジスタ(Qs) (Qs)のコレク
タは電源電圧ライン(7)に接続され、トランジスタ(
Qi)(Q、)のコレクタは共通に負荷抵抗(R2)の
一端に接続されている。負荷抵抗(R1)の他端は電源
電圧ライン(7)に接続される。トランジスタ(Qi)
(Qi)の共通接続されたコレクタからは信号が出力
される。
第1の差動対(5)を構成するトランジスタ(lh)
(Qi)のエミッタは共通にトランジスタ(Qりのコレ
クタに接続されていて、信号を入力する。一方、第2の
差動対(6)を構成するトランジスタ(QSXQ&)の
エミッタは定電流源(8)に共通に接続されている。
(Qi)のエミッタは共通にトランジスタ(Qりのコレ
クタに接続されていて、信号を入力する。一方、第2の
差動対(6)を構成するトランジスタ(QSXQ&)の
エミッタは定電流源(8)に共通に接続されている。
前記利得可変増幅器(4)の利得はトランジスタ(Q3
)(し)のベースとトランジスタ(Qi)(QS)のベ
ースに与えられる制御電圧によって制御されるが、この
制御電圧を与える制御系は、ボリウム(9)と、該ボリ
ウム(9)の出力を前記トランジスタ((h)(Q、)
と(口4) (Qs)のベースへ導びく伝送経路(lO
)と、フェード制御信号生成回路(11)から成ってい
る。
)(し)のベースとトランジスタ(Qi)(QS)のベ
ースに与えられる制御電圧によって制御されるが、この
制御電圧を与える制御系は、ボリウム(9)と、該ボリ
ウム(9)の出力を前記トランジスタ((h)(Q、)
と(口4) (Qs)のベースへ導びく伝送経路(lO
)と、フェード制御信号生成回路(11)から成ってい
る。
まず、伝送経路(10)はボリウム(9)の出力を第1
トランジスタ(Ql4)で中継した後、エミッタフォロ
ワ(Ql3)を介して差動回路(12)に導びき、この
差動回路(12)で互いに逆極性の電圧に変換し、それ
らの電圧をエミッタフォロワ(Qv) (Qi)を介し
てトランジスタ(Q3) (Qi)のベースと、トラン
ジスタ(Q4) (QS)のベースへ印加するようにな
っている。
トランジスタ(Ql4)で中継した後、エミッタフォロ
ワ(Ql3)を介して差動回路(12)に導びき、この
差動回路(12)で互いに逆極性の電圧に変換し、それ
らの電圧をエミッタフォロワ(Qv) (Qi)を介し
てトランジスタ(Q3) (Qi)のベースと、トラン
ジスタ(Q4) (QS)のベースへ印加するようにな
っている。
差動回路(12)は図示のように接続された抵抗(Rs
)。
)。
ダイオード(Q9)(01゜)、差動対トランジスタ(
Qll)(QCs)、抵抗(R1)、定電流源(13)
(14)及びバイアス抵抗(Rff) (pm)とか
ら成っている。尚、前記エミッタフォロワ(Q?) (
Ql) (Ql3)には定電流源(15)(16) (
17)が接続されている。
Qll)(QCs)、抵抗(R1)、定電流源(13)
(14)及びバイアス抵抗(Rff) (pm)とか
ら成っている。尚、前記エミッタフォロワ(Q?) (
Ql) (Ql3)には定電流源(15)(16) (
17)が接続されている。
以上の回路でボリウム(9)を例えば電源電圧ライン(
7)側に移動してボリウム(9)の出力電圧を上げると
、第1トランジスタ((114)のエミッタ及びエミッ
タフォロワ(Q、)のベース電位が高くなり、差動回路
(12)を構成するトランジスタ(QCs)のコレクタ
電位が低く、逆にトランジスタ(Q、)のコレクタ電位
が高くなる。従って、利得可変増幅器(4)のトランジ
スタ(Ql) (Ql)のベースにはエミッタフォロワ
(Q、)を通して低い電圧が印加され、一方トランジス
タ(Q4) (QS)のベースにはエミッタフォロワ(
Qs)を介して高い電圧が印加されるので、差動増幅器
(1)から利得可変増幅器(4)に伝送されトランジス
タ(Q4)を通って出力される入力信号の利得は大きく
なる。ボリウム(9)を接地点側に摺動して該ボリウム
(9)の出力電圧を下げると、伝送径1(10)は上述
とは逆の動作状態となり、入力信号の利得は下がる。
7)側に移動してボリウム(9)の出力電圧を上げると
、第1トランジスタ((114)のエミッタ及びエミッ
タフォロワ(Q、)のベース電位が高くなり、差動回路
(12)を構成するトランジスタ(QCs)のコレクタ
電位が低く、逆にトランジスタ(Q、)のコレクタ電位
が高くなる。従って、利得可変増幅器(4)のトランジ
スタ(Ql) (Ql)のベースにはエミッタフォロワ
(Q、)を通して低い電圧が印加され、一方トランジス
タ(Q4) (QS)のベースにはエミッタフォロワ(
Qs)を介して高い電圧が印加されるので、差動増幅器
(1)から利得可変増幅器(4)に伝送されトランジス
タ(Q4)を通って出力される入力信号の利得は大きく
なる。ボリウム(9)を接地点側に摺動して該ボリウム
(9)の出力電圧を下げると、伝送径1(10)は上述
とは逆の動作状態となり、入力信号の利得は下がる。
このようなボリウムの動作によって入力信号の利得を可
変する回路に、フェード制御信号生成回路(11)から
のフェード制御信号が割り込み伝送されフェード動作が
行われるが、そのフェード制御信号生成回路(11)は
、前記第1トランジスタ(Q。
変する回路に、フェード制御信号生成回路(11)から
のフェード制御信号が割り込み伝送されフェード動作が
行われるが、そのフェード制御信号生成回路(11)は
、前記第1トランジスタ(Q。
4)と差動対を成しエミッタ同士、並びにコレクタ同士
が接続された第2トランジスタ(QCs)と、該第2ト
ランジスタ(QCs)のベースにコレクタが接続され第
2トランジスタ(QCs)の導通を制御する第3トラン
ジスタ(Ql9)と、該第3トランジスタ(Ql9)が
充分にON(従ってトランジスタ(Ql、)は0FF)
のとき該第3トランジスタ(QlJのコレクタとエミッ
タに同一の電流を与え第3トランジスタ(Ql9)がO
FFのとき前記第2トランジスタ(QCs)の制御電極
を前記第1トランジスタ(Ql4)の制御電極と同一電
位になす第1回路(18)と、スイッチの切換えに伴な
い前記第3トランジスタ(QlJを徐々にONにしたり
、徐々にOFFにしたりする第2回路(19)とから構
成されている。
が接続された第2トランジスタ(QCs)と、該第2ト
ランジスタ(QCs)のベースにコレクタが接続され第
2トランジスタ(QCs)の導通を制御する第3トラン
ジスタ(Ql9)と、該第3トランジスタ(Ql9)が
充分にON(従ってトランジスタ(Ql、)は0FF)
のとき該第3トランジスタ(QlJのコレクタとエミッ
タに同一の電流を与え第3トランジスタ(Ql9)がO
FFのとき前記第2トランジスタ(QCs)の制御電極
を前記第1トランジスタ(Ql4)の制御電極と同一電
位になす第1回路(18)と、スイッチの切換えに伴な
い前記第3トランジスタ(QlJを徐々にONにしたり
、徐々にOFFにしたりする第2回路(19)とから構
成されている。
ここで、第1回路(18)はボリウム(9)の出力を受
けるPNP型のトランジスタ(Ql、) と、このトラ
ンジスタ(QCs)の出力を受はエミッタに導出するト
ランジスタ((1tJ と、定電流源(20)と、前記
トランジスタ(Qti)のエミッタに抵抗(R,。)を
介して接続されたPNP型のトランジスタ(Qg。)と
、このトランジスタ(Q、。)の出力を受ける定電流回
路(21)と、電源電圧ライン(7)の電源電圧(+ν
cc)を抵抗(R,□)(R13)で分圧した電圧をベ
ースバイアスとして常時ONL、トランジスタ(qza
)を駆動するトランジスタ(Qlりと、そのエミッタ側
に挿入された定電流源(22)と、抵抗(Ro)とから
成っている。
けるPNP型のトランジスタ(Ql、) と、このトラ
ンジスタ(QCs)の出力を受はエミッタに導出するト
ランジスタ((1tJ と、定電流源(20)と、前記
トランジスタ(Qti)のエミッタに抵抗(R,。)を
介して接続されたPNP型のトランジスタ(Qg。)と
、このトランジスタ(Q、。)の出力を受ける定電流回
路(21)と、電源電圧ライン(7)の電源電圧(+ν
cc)を抵抗(R,□)(R13)で分圧した電圧をベ
ースバイアスとして常時ONL、トランジスタ(qza
)を駆動するトランジスタ(Qlりと、そのエミッタ側
に挿入された定電流源(22)と、抵抗(Ro)とから
成っている。
前記定電流源回路(21)はダイオード構成のトランジ
スタ(Qll)と、該トランジスタ(Qll)とカレン
トミラー回路を成すトランジスタ(Qll) と、抵抗
(R9)(R1?)とから構成されており、トランジス
タ(Ql3)は上記第3トランジスタ(Qlq)のエミ
ッタに接続されている。
スタ(Qll)と、該トランジスタ(Qll)とカレン
トミラー回路を成すトランジスタ(Qll) と、抵抗
(R9)(R1?)とから構成されており、トランジス
タ(Ql3)は上記第3トランジスタ(Qlq)のエミ
ッタに接続されている。
今、利得最小時におけるボリウム(9)の出力端子電圧
(Vm−i−)と、抵抗(Rat)(Rt3)の分圧点
(a)の電位を同一にすれば、トランジスタ(QzJの
エミッタ電位も同じ電位になる。一方、ボリウム(9)
の出力電圧(Vl)とトランジスタ(Ql&)のエミッ
タ電位は同一であるから、ボリウム(9)を最小利得か
ら最大利得まで可変すると、抵抗(R1゜)には、i、
、= (Vl(saw −+ai*) Vlaia)
/ R16なる電流i、。が流れる。トランジスタ(
Qti)(Qzz)。
(Vm−i−)と、抵抗(Rat)(Rt3)の分圧点
(a)の電位を同一にすれば、トランジスタ(QzJの
エミッタ電位も同じ電位になる。一方、ボリウム(9)
の出力電圧(Vl)とトランジスタ(Ql&)のエミッ
タ電位は同一であるから、ボリウム(9)を最小利得か
ら最大利得まで可変すると、抵抗(R1゜)には、i、
、= (Vl(saw −+ai*) Vlaia)
/ R16なる電流i、。が流れる。トランジスタ(
Qti)(Qzz)。
抵抗(Rq) (Rat)はカレントミラー回1(21
)となっているので、抵抗(Rt。)に流れる電流11
゜と抵抗(Ro)に流れる電流L+ は同じになる。そ
こで、トランジスタ(QCs)がOFFのとき、R10
=RIIとすれば、これらの抵抗(Rto)(Rtl)
の電圧降下も同じになる。
)となっているので、抵抗(Rt。)に流れる電流11
゜と抵抗(Ro)に流れる電流L+ は同じになる。そ
こで、トランジスタ(QCs)がOFFのとき、R10
=RIIとすれば、これらの抵抗(Rto)(Rtl)
の電圧降下も同じになる。
次に、第2回路(19)は前記第3トランジスタ(Q3
.)のエミッタに抵抗(Rta)を介してエミッタが接
続され、コレクタが電源電圧ライン(7)に接続された
トランジスタ(Qll) と、スイッチ(23)と、ト
ランジスタ(Qll)のベース及び接地点に接続された
コンデンサ(C3)と、それらの接続点とスイッチ(2
3)間に挿入された抵抗(R++)とから構成されてお
り、スイッチ(23)の第1接点(24)は電源電圧ラ
イン(7)に接続され、第2接点(25)は接地点に接
続されている。尚、前記抵抗(R+a)とコンデンサ(
Ct)は時定数回路を構成することになる。
.)のエミッタに抵抗(Rta)を介してエミッタが接
続され、コレクタが電源電圧ライン(7)に接続された
トランジスタ(Qll) と、スイッチ(23)と、ト
ランジスタ(Qll)のベース及び接地点に接続された
コンデンサ(C3)と、それらの接続点とスイッチ(2
3)間に挿入された抵抗(R++)とから構成されてお
り、スイッチ(23)の第1接点(24)は電源電圧ラ
イン(7)に接続され、第2接点(25)は接地点に接
続されている。尚、前記抵抗(R+a)とコンデンサ(
Ct)は時定数回路を構成することになる。
次に動作を説明する。まず、スイッチ(23)が第1接
点(24)に設定されている状態では、トランジスタ(
Qll)のベースに電源電圧(+νcc)がかかってい
るので、該トランジスタ(Qll)が充分にONして、
そのエミッタ電流がトランジスタ((bg)に流れる。
点(24)に設定されている状態では、トランジスタ(
Qll)のベースに電源電圧(+νcc)がかかってい
るので、該トランジスタ(Qll)が充分にONして、
そのエミッタ電流がトランジスタ((bg)に流れる。
この状態では、第3トランジスタ(C19)はOFFで
ある。そのため、抵抗(Ro)に電流は流れず、第2ト
ランジスタ(QCs)のベース電位は第1トランジスタ
(C14)のベース電位と等しくなっている。従って、
この状態ではエミッタフォロワ(C1,)のベース電位
は専らボリウム(9)の出力のみに依存し、ボリウム(
9)の可変に応じて、そのベース電位は変化する。即ち
、利得可変増幅器(4)の利得はボリウム(9)によっ
て可変されボリウム(9)の設定値に応じた利得を維持
する。
ある。そのため、抵抗(Ro)に電流は流れず、第2ト
ランジスタ(QCs)のベース電位は第1トランジスタ
(C14)のベース電位と等しくなっている。従って、
この状態ではエミッタフォロワ(C1,)のベース電位
は専らボリウム(9)の出力のみに依存し、ボリウム(
9)の可変に応じて、そのベース電位は変化する。即ち
、利得可変増幅器(4)の利得はボリウム(9)によっ
て可変されボリウム(9)の設定値に応じた利得を維持
する。
この状態でスイッチ(23)を第2接点(25)側に設
定すると、コンデンサ(Ct)が抵抗(R+s)及びス
イッチ(23)を介して放電し、そのコンデンサ(C1
)の両端電圧は該コンデンサ(C1)と抵抗(R+*)
によって決まる時定数で徐々に下がっていく。このため
、トランジスタ(Qll)の導通度が徐々に下がってい
って、ついにOFFとなる。その間に第3トランジスタ
(C19)はOFF状態からON状態になり、徐々にそ
の導通度を高めていく。そして、これに応じて抵抗(R
o)に電流(i、、)が流れ第2トランジスタ(qts
)のベース電位は徐々に下がっていき、そのエミッタ電
位及びエミッタフォロワ([11:l)のベース電位は
徐々に下がっていく。これは利得可変増幅器(4)の利
得が徐々に下がっていくこと、従って入力信号がビデオ
信号の場合、フェードアウトしていくことを意味する。
定すると、コンデンサ(Ct)が抵抗(R+s)及びス
イッチ(23)を介して放電し、そのコンデンサ(C1
)の両端電圧は該コンデンサ(C1)と抵抗(R+*)
によって決まる時定数で徐々に下がっていく。このため
、トランジスタ(Qll)の導通度が徐々に下がってい
って、ついにOFFとなる。その間に第3トランジスタ
(C19)はOFF状態からON状態になり、徐々にそ
の導通度を高めていく。そして、これに応じて抵抗(R
o)に電流(i、、)が流れ第2トランジスタ(qts
)のベース電位は徐々に下がっていき、そのエミッタ電
位及びエミッタフォロワ([11:l)のベース電位は
徐々に下がっていく。これは利得可変増幅器(4)の利
得が徐々に下がっていくこと、従って入力信号がビデオ
信号の場合、フェードアウトしていくことを意味する。
そして、この回路の場合、フェードアウトの最終値はト
ランジスタ(Qll)がOFFで第3トランジスタ(口
3.)がONの状態のときの第2トランジスタ(Qll
)のベース電位に対応する。尚、このときの第2トラン
ジスタ(QIS)のベース電位は本実施例ではボリウム
(9)の最小利得時の電圧(VR,=、)である。
ランジスタ(Qll)がOFFで第3トランジスタ(口
3.)がONの状態のときの第2トランジスタ(Qll
)のベース電位に対応する。尚、このときの第2トラン
ジスタ(QIS)のベース電位は本実施例ではボリウム
(9)の最小利得時の電圧(VR,=、)である。
以上の説明から分かるように、ボリウム(9)の設定電
圧がどんな値であってもフェードアウト動作は第2図の
如くν□inに収れんし、ボリウム(9)の指動位置に
依存しない、従って、第1図の回路を輝度信号回路と色
信号回路の双方に設けると、それらのボリウムの設定値
が互いに相違していても、フェードアウトの最終値は同
一にすることができ、従ってフェードアウト動作時に従
来のように不自然さが生じることがない。
圧がどんな値であってもフェードアウト動作は第2図の
如くν□inに収れんし、ボリウム(9)の指動位置に
依存しない、従って、第1図の回路を輝度信号回路と色
信号回路の双方に設けると、それらのボリウムの設定値
が互いに相違していても、フェードアウトの最終値は同
一にすることができ、従ってフェードアウト動作時に従
来のように不自然さが生じることがない。
第1図において、スイッチ(23)を第2接点(25)
側から第1接点(24)側に切換えると、上述と逆の動
作でトランジスタ(Qll)のベース電位が高くなって
いき、富亥トランジスタ(Qll)が徐々にON!、。
側から第1接点(24)側に切換えると、上述と逆の動
作でトランジスタ(Qll)のベース電位が高くなって
いき、富亥トランジスタ(Qll)が徐々にON!、。
始め完全にON状態となる。その間、第3トランジスタ
(Q+J は徐々に導通度を下げ、最終的にOFFとな
る。そのため、第2トランジスタ(QCs)のベース電
位は第1トランジスタ(C14)のベース電位に等しく
なる。この動作はフェードイン動作であり、利得制御増
幅器(4)の利得は徐々に上がっていき、出力信号が次
第に大きくなっていく。
(Q+J は徐々に導通度を下げ、最終的にOFFとな
る。そのため、第2トランジスタ(QCs)のベース電
位は第1トランジスタ(C14)のベース電位に等しく
なる。この動作はフェードイン動作であり、利得制御増
幅器(4)の利得は徐々に上がっていき、出力信号が次
第に大きくなっていく。
このフェードインの最終値は第2トランジスタ(Qll
)が第1トランジスタ(Q10)のベース電位と同一に
なることから分かるようにボリウム(9)の設定値であ
る。従って、輝度信号回路と色信号回路とでそれぞれ異
なる値に収れんするが、それらの値はそれぞれ通常の動
作モード時で好ましいとして設定した値であるから、問
題ない。
)が第1トランジスタ(Q10)のベース電位と同一に
なることから分かるようにボリウム(9)の設定値であ
る。従って、輝度信号回路と色信号回路とでそれぞれ異
なる値に収れんするが、それらの値はそれぞれ通常の動
作モード時で好ましいとして設定した値であるから、問
題ない。
主皿少羞工
以上の通り本発明によればフェードアウトの際にその最
終値をボリウムの設定値に依存することな(、所定の値
になすことができるので、画面上に不自然さが生じなく
なり、良好なフェードアウトを実現できる。
終値をボリウムの設定値に依存することな(、所定の値
になすことができるので、画面上に不自然さが生じなく
なり、良好なフェードアウトを実現できる。
第1図は本発明を実施したフェード制御回路を示す回路
図であり、第2図はそのフェードアウト動作時の特性図
である。 (4)・・・利得可変増幅器、(9)・・・ボリウム。 (18)・・・第1回路、 (19)・・・第2回路。 (23)−・・スイッチ、(口、、)・・・第1トラン
ジスタ。 (QCs)・−・第2トランジスタ・ (Q10)−・・第3トランジスタ。
図であり、第2図はそのフェードアウト動作時の特性図
である。 (4)・・・利得可変増幅器、(9)・・・ボリウム。 (18)・・・第1回路、 (19)・・・第2回路。 (23)−・・スイッチ、(口、、)・・・第1トラン
ジスタ。 (QCs)・−・第2トランジスタ・ (Q10)−・・第3トランジスタ。
Claims (1)
- (1)交流信号が入力される利得可変増幅器と、該利得
可変増幅器の利得を可変するためのボリウムと、該ボリ
ウムの出力を利得可変増幅器に導びく経路に設けられボ
リウムの出力を中継する第1トランジスタと、該第1ト
ランジスタと差動対をなし出力電極が互いに接続された
第2トランジスタと、該第2トランジスタの制御電極に
接続され該第2トランジスタの導通を制御する第3トラ
ンジスタと、該第3トランジスタが充分ONのとき該第
3トランジスタの出力電極と入力電極に同一の電流を与
え第3トランジスタがOFFのとき前記第2トランジス
タの制御電極を前記第1トランジスタの制御電極と同一
電位になす手段と、スイッチの切換えに伴ない前記第3
トランジスタを徐々にONにしたり、徐々にOFFにし
たりする手段と、から成るフェード制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012239A JPH06103814B2 (ja) | 1989-01-20 | 1989-01-20 | フェード制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012239A JPH06103814B2 (ja) | 1989-01-20 | 1989-01-20 | フェード制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192307A true JPH02192307A (ja) | 1990-07-30 |
| JPH06103814B2 JPH06103814B2 (ja) | 1994-12-14 |
Family
ID=11799816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1012239A Expired - Fee Related JPH06103814B2 (ja) | 1989-01-20 | 1989-01-20 | フェード制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103814B2 (ja) |
-
1989
- 1989-01-20 JP JP1012239A patent/JPH06103814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103814B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61116665A (ja) | 低電力消費形電圧比較回路 | |
| JPH02192307A (ja) | フェード制御回路 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPH0422044B2 (ja) | ||
| JPS6237849B2 (ja) | ||
| JP2548157B2 (ja) | 利得制御回路 | |
| JPH0339932Y2 (ja) | ||
| JPS6121680A (ja) | フエ−ドアウト回路 | |
| JPH0149045B2 (ja) | ||
| JPS6311799Y2 (ja) | ||
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JPH0413891Y2 (ja) | ||
| JP2600401B2 (ja) | ダイオードスイッチ | |
| JPS6342620Y2 (ja) | ||
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JPS5819886Y2 (ja) | カラ−テレビジヨン受像機 | |
| JP3813428B2 (ja) | A/d変換器の出力回路 | |
| JPS5834809Y2 (ja) | Agc回路 | |
| JP2594503Y2 (ja) | 連続制御方式直流安定化電源回路 | |
| JPH0794980A (ja) | 自動利得制御増幅器 | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPS61274421A (ja) | アナログスイツチ | |
| JPH0139014Y2 (ja) | ||
| JPH0339989Y2 (ja) | ||
| JPH05335900A (ja) | シュミット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |