JPH021936A - バイポーラ半導体装置の製造方法 - Google Patents
バイポーラ半導体装置の製造方法Info
- Publication number
- JPH021936A JPH021936A JP63144158A JP14415888A JPH021936A JP H021936 A JPH021936 A JP H021936A JP 63144158 A JP63144158 A JP 63144158A JP 14415888 A JP14415888 A JP 14415888A JP H021936 A JPH021936 A JP H021936A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- polycrystalline silicon
- base
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
目既要〕
単結晶シリコン層と多結晶シリコン層とを同時に成長す
る技術を利用したベース引出し電極形バイポーラ半導体
装置の製造方法に関し、再拡散層を発生させずにベース
層を浅く形成し、且つ、ベース引出し電極の抵抗を低下
させることを目的とし、 一導電型半導体基板上に第１の絶縁膜およびノンドープ
ド多結晶シリコン膜を形成し、次にベース層形成領域を
開口する工程、次いで、ベース層形成領域を含む全面に
異種導電型シリコン膜を成長して、ベース層形成領域に
は異種導電型単結晶シリコン膜からなるベース層、ノン
ドープド多結晶シリコン膜上には異種導電型多結晶シリ
コン膜を形成する工程、 次いで、ベース層をマスク材によって選択的に被覆し、
第１の絶縁膜上のノンドープド多結晶シリコ゛ン膜に異
種導電型不純物イオンを注入し、異種導電型多結晶シリ
コン膜からなるベース引出し電極膜を形成する工程、次
いで、マスク材を除去し、更に、全面に第２の絶縁膜を
形成した後、該第２の絶縁膜を選択的に開口してベース
層に一導電型エミッタ層を形成する工程が含まれること
を特徴とする。
る技術を利用したベース引出し電極形バイポーラ半導体
装置の製造方法に関し、再拡散層を発生させずにベース
層を浅く形成し、且つ、ベース引出し電極の抵抗を低下
させることを目的とし、 一導電型半導体基板上に第１の絶縁膜およびノンドープ
ド多結晶シリコン膜を形成し、次にベース層形成領域を
開口する工程、次いで、ベース層形成領域を含む全面に
異種導電型シリコン膜を成長して、ベース層形成領域に
は異種導電型単結晶シリコン膜からなるベース層、ノン
ドープド多結晶シリコン膜上には異種導電型多結晶シリ
コン膜を形成する工程、 次いで、ベース層をマスク材によって選択的に被覆し、
第１の絶縁膜上のノンドープド多結晶シリコ゛ン膜に異
種導電型不純物イオンを注入し、異種導電型多結晶シリ
コン膜からなるベース引出し電極膜を形成する工程、次
いで、マスク材を除去し、更に、全面に第２の絶縁膜を
形成した後、該第２の絶縁膜を選択的に開口してベース
層に一導電型エミッタ層を形成する工程が含まれること
を特徴とする。
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に、単結晶シ
リコン層と多結晶シリコン層とを同時に成長するＳ Ｐ
Ｅ Ｇ （Ｓｅｌｅｃｔｉｖｅ Ｐｏ１ｙ−ａｎｄ
Ｅｐｉｔａｘｉａｌ−ｓｉｌｉｃｏｎ Ｇｒｏｗｔｈ）
技術を用いたベース引出し電極形バイポーラ半導体装置
の製造方法に関する。
リコン層と多結晶シリコン層とを同時に成長するＳ Ｐ
Ｅ Ｇ （Ｓｅｌｅｃｔｉｖｅ Ｐｏ１ｙ−ａｎｄ
Ｅｐｉｔａｘｉａｌ−ｓｉｌｉｃｏｎ Ｇｒｏｗｔｈ）
技術を用いたベース引出し電極形バイポーラ半導体装置
の製造方法に関する。
最近、ＩＣ，ＬＳＩなどの半導体装置は微細化して高速
化する方向に技術開発が進められており、バイポーラ半
導体装置においてもベース引出し電極形構造などが開発
されて、微細化、高密度化が図られている。しかし、そ
の製造方法は一層の性能向上のための検討が必要である
。
化する方向に技術開発が進められており、バイポーラ半
導体装置においてもベース引出し電極形構造などが開発
されて、微細化、高密度化が図られている。しかし、そ
の製造方法は一層の性能向上のための検討が必要である
。
［従来の技術］
第２図は通常のバイポーラ半導体装置の断面図を示して
おり、１はｐ型シリコン基板、２はｎ＋型埋没層、３は
ｎ型コレクタ層、４は５ｉ０２ （酸化シリコン）膜
からなるフィールド絶縁膜、５はｐ型ベース層、６はｎ
＋型エミッタ層、７はコレクタコンタクト電極、８はベ
ース電極、９はエミッタ電極である。
おり、１はｐ型シリコン基板、２はｎ＋型埋没層、３は
ｎ型コレクタ層、４は５ｉ０２ （酸化シリコン）膜
からなるフィールド絶縁膜、５はｐ型ベース層、６はｎ
＋型エミッタ層、７はコレクタコンタクト電極、８はベ
ース電極、９はエミッタ電極である。
また、第３図は従来のベース引出し電極形バイポーラ半
導体装置の構造断面図を示しており、本例は数種類ある
ベース引出し電極形バイポーラ半導体装置のうち、単結
晶シリコン層と多結晶シリコン層とを同時に成長する５
ＰＥＧ技術を用いたベース引出し電極形バイポーラ半導
体装置の構造断面図である。図中の１１はｐ型シリコン
基板、１２はｎ＋型埋没層、 １３はｎ型コレクタ層、
１４はｐ型ベース層、 １５はドープド多結晶シリコン
膜からなるベース引出し電極、１６はｎ＋型エミッタ層
、１７はコレクタコンタクト電極、 １８はベース電極
、１９はエミッタ電極、２０はその他の５ｉ０２膜であ
る。
導体装置の構造断面図を示しており、本例は数種類ある
ベース引出し電極形バイポーラ半導体装置のうち、単結
晶シリコン層と多結晶シリコン層とを同時に成長する５
ＰＥＧ技術を用いたベース引出し電極形バイポーラ半導
体装置の構造断面図である。図中の１１はｐ型シリコン
基板、１２はｎ＋型埋没層、 １３はｎ型コレクタ層、
１４はｐ型ベース層、 １５はドープド多結晶シリコン
膜からなるベース引出し電極、１６はｎ＋型エミッタ層
、１７はコレクタコンタクト電極、 １８はベース電極
、１９はエミッタ電極、２０はその他の５ｉ０２膜であ
る。
このような５ＰＥＧ技術を利用した製造方法による構造
は第２図に示す通常の構造に比べて浅いベース層を形成
して高速化する点で非常に有効なものである。
は第２図に示す通常の構造に比べて浅いベース層を形成
して高速化する点で非常に有効なものである。
第４図（ａ）〜＋ｅ＋はその５ＰＥＧ技術を用いたベー
ス引出し電極形バイポーラ半導体装置の従来の製造方法
の工程順断面図を示しており、その概要を順を追って説
明する。なお、本例はベース層を浅く形成すると共に、
ベース引出し電極を低抵抗化するための改善した製造方
法に関している。
ス引出し電極形バイポーラ半導体装置の従来の製造方法
の工程順断面図を示しており、その概要を順を追って説
明する。なお、本例はベース層を浅く形成すると共に、
ベース引出し電極を低抵抗化するための改善した製造方
法に関している。
第４図（ａｌ参照；ｐ型シリコン基板１１上にｎ＋型埋
没層１２を介してｎ型コレクタ層１３をエピタキシャル
成長し、そのｎ型コレクタ層１３上に熱酸化して５ｉ０
２膜２１ （膜厚３００ｎｍ）を生成し、更に、その上
に硼素（Ｂ）を含有させたＢドープド多結晶シリコン膜
１５゛（膜厚３００ｎｍ、硼素濃度１０ ／ｃｎりを
積層し、その後、リソグラフィ技術を用いてＳｉＯ２膜
２１．Ｂドープド多結晶シリコン膜１５“のベース層形
成領域を開口する。なお、１２°はｎ＋型コレクタコン
タクト領域で、この領域は５ｉ０２膜２１の生成直前の
工程で形成される。
没層１２を介してｎ型コレクタ層１３をエピタキシャル
成長し、そのｎ型コレクタ層１３上に熱酸化して５ｉ０
２膜２１ （膜厚３００ｎｍ）を生成し、更に、その上
に硼素（Ｂ）を含有させたＢドープド多結晶シリコン膜
１５゛（膜厚３００ｎｍ、硼素濃度１０ ／ｃｎりを
積層し、その後、リソグラフィ技術を用いてＳｉＯ２膜
２１．Ｂドープド多結晶シリコン膜１５“のベース層形
成領域を開口する。なお、１２°はｎ＋型コレクタコン
タクト領域で、この領域は５ｉ０２膜２１の生成直前の
工程で形成される。
第４図（ｂｌ参照；次いで、水素雰囲気中で９３０℃１
５分の熱処理をおこなって、開口したベース層形成領域
表面の自然酸化膜を除去し、引続いて、その開口を含む
Ｂドープド多結晶シリコン膜１５′の上に硼素を含有さ
せたドープドシリコン膜（膜厚５０〜ｌＯＯｎｍ、不純
物濃度１０ ／ｃｎｔ）を成長する。
５分の熱処理をおこなって、開口したベース層形成領域
表面の自然酸化膜を除去し、引続いて、その開口を含む
Ｂドープド多結晶シリコン膜１５′の上に硼素を含有さ
せたドープドシリコン膜（膜厚５０〜ｌＯＯｎｍ、不純
物濃度１０ ／ｃｎｔ）を成長する。
そうすると、Ｂドープド多結晶シリコン膜１５“の上に
はドープド多結晶シリコン膜１５が成長し、開口部には
ドープド単結晶シリコン膜１４が成長する。
はドープド多結晶シリコン膜１５が成長し、開口部には
ドープド単結晶シリコン膜１４が成長する。
第４図（Ｃ）参照；次いで、ドープドシリコン膜をリソ
グラフィ技術を用いてパターンニングし、ｐ型ベース層
となるドープド単結晶シリコン膜１４およびベース引出
し電極となるドープド多結晶シリコン膜］５’＋１５部
分を残存させて、その他の部分のドープド多結晶シリコ
ン膜をエツチング除去し、更に、上面に化学気相成長（
ＣＶＤ）法によって５ｉ０２膜２２（膜厚３００ｎｍ）
を被着する。そうすると、ベース引出し電極となるドー
プド多結晶シリコン膜１５’＋１５は膜厚３５０〜４０
０ｎＩＩ＋程度と厚くなって、その抵抗を低下させるこ
とができる。
グラフィ技術を用いてパターンニングし、ｐ型ベース層
となるドープド単結晶シリコン膜１４およびベース引出
し電極となるドープド多結晶シリコン膜］５’＋１５部
分を残存させて、その他の部分のドープド多結晶シリコ
ン膜をエツチング除去し、更に、上面に化学気相成長（
ＣＶＤ）法によって５ｉ０２膜２２（膜厚３００ｎｍ）
を被着する。そうすると、ベース引出し電極となるドー
プド多結晶シリコン膜１５’＋１５は膜厚３５０〜４０
０ｎＩＩ＋程度と厚くなって、その抵抗を低下させるこ
とができる。
第４図（ｄ）参照；次いで、５ｉ０２膜２２のエミッタ
形成領域およびコレクタコンタクト形成領域を開口して
、ＣＶＤ法によって多結晶シリコン膜を被着し、その多
結晶シリコン膜に砒素（Ａｓ）イオンを注入してＡｓド
ープド多多結晶シリコ脱膜２３し、これをパターンニン
グして開口部のエミッタ形成領域およびコレクタコンタ
クト電極形成領域にのみＡｓドープド多多結晶シリコ脱
膜２３残存させ、更に、温度８５０℃で熱処理してｎ＋
型エミッタ層１６を画定する。なお、このエミツタ層の
形成にはｈ などの特性をチエツクしながら熱処理する
方法が採られる。
形成領域およびコレクタコンタクト形成領域を開口して
、ＣＶＤ法によって多結晶シリコン膜を被着し、その多
結晶シリコン膜に砒素（Ａｓ）イオンを注入してＡｓド
ープド多多結晶シリコ脱膜２３し、これをパターンニン
グして開口部のエミッタ形成領域およびコレクタコンタ
クト電極形成領域にのみＡｓドープド多多結晶シリコ脱
膜２３残存させ、更に、温度８５０℃で熱処理してｎ＋
型エミッタ層１６を画定する。なお、このエミツタ層の
形成にはｈ などの特性をチエツクしながら熱処理する
方法が採られる。
第４図（ｅｌ参照；次いで、ＣＶＤ法によってＰＳＧ（
燐珪酸ガラス膜）、５ｉ０２膜などの絶縁膜２４を被着
し、これを開口して＾Ｓドープド多結晶シリコン膜２３
の北にエミッタ電極１９．コレクタコンタクト電極１７
を形成し、目−つ、ベース引出し電極１５の上にベース
電極１８を形成して完成する。
燐珪酸ガラス膜）、５ｉ０２膜などの絶縁膜２４を被着
し、これを開口して＾Ｓドープド多結晶シリコン膜２３
の北にエミッタ電極１９．コレクタコンタクト電極１７
を形成し、目−つ、ベース引出し電極１５の上にベース
電極１８を形成して完成する。
以上が５ＰＥＧ技術を適用し、しかも、ベース抵抗を低
下させるためベース引出し電極を厚くしたベース引出し
電極形バイポーラ半導体装置の形成方法の概要である。
下させるためベース引出し電極を厚くしたベース引出し
電極形バイポーラ半導体装置の形成方法の概要である。
［発明が解決しようとする課題］
ところで、上記の形成方法では、高速動作させるために
膜厚５０〜１００ ｎｍ程度の薄いベース層を成長し、
且つ、ベース引出し電極となるドープド多結晶シリコン
膜を厚くし、その不純物濃度を高くして、その抵抗を低
下させているが、第４図（ｂｌに説明した工程において
、開口したベース層形成領域面の自然酸化膜を除去する
処理のために、水素雰囲気中で９３０°Ｃ３１５分の熱
処理をおこなえば、その加熱によって高濃度に硼素を含
有させたＢドープド多結晶シリコン膜１５°から硼素が
放出され、続いて、硼素を含有させたドープドシリコン
膜（膜厚５０〜１００ ｎｌ１１）を成長して、ベース
層１４およびドープド多結晶シリコン膜１５を形成する
と、ベース層形成領域面のコレクタ層１３に再拡散層が
発生し、甚だしい場合には、その膜厚が４００ｎｍにも
達する。第５図はその従来の問題点を示す図で、同図は
ベース層部分のみ拡大して図示しているが、図中の１４
°が再拡散層、その他の部位の記号は第４図と同一であ
る。そうすれば、浅いベース層を形成すると云うベース
引出し電極形構造の本来の高速化の目的が損なわれ、厚
いベース層が形成されることになる。
膜厚５０〜１００ ｎｍ程度の薄いベース層を成長し、
且つ、ベース引出し電極となるドープド多結晶シリコン
膜を厚くし、その不純物濃度を高くして、その抵抗を低
下させているが、第４図（ｂｌに説明した工程において
、開口したベース層形成領域面の自然酸化膜を除去する
処理のために、水素雰囲気中で９３０°Ｃ３１５分の熱
処理をおこなえば、その加熱によって高濃度に硼素を含
有させたＢドープド多結晶シリコン膜１５°から硼素が
放出され、続いて、硼素を含有させたドープドシリコン
膜（膜厚５０〜１００ ｎｌ１１）を成長して、ベース
層１４およびドープド多結晶シリコン膜１５を形成する
と、ベース層形成領域面のコレクタ層１３に再拡散層が
発生し、甚だしい場合には、その膜厚が４００ｎｍにも
達する。第５図はその従来の問題点を示す図で、同図は
ベース層部分のみ拡大して図示しているが、図中の１４
°が再拡散層、その他の部位の記号は第４図と同一であ
る。そうすれば、浅いベース層を形成すると云うベース
引出し電極形構造の本来の高速化の目的が損なわれ、厚
いベース層が形成されることになる。
従って、本発明はこのような問題点を解消させて、再拡
散層を発生させずにベース層を浅く形成し、且つ、ベー
ス引出し電極の抵抗を低下させることを目的とした半導
体装置の製造方法を提案するものである。
散層を発生させずにベース層を浅く形成し、且つ、ベー
ス引出し電極の抵抗を低下させることを目的とした半導
体装置の製造方法を提案するものである。
［課題を解決するための手段］
その課題は、−導電型半導体基板上に第１のＳ角縁膜お
よびノンドープド多結晶シリコン膜を形成し、該第１の
絶縁膜およびノンドープド多結晶シリコン膜を選択的に
除去してベース層形成領域を開口する工程、次いで、前
記ベース層形成領域を含む全面に異種導電型シリコン膜
を成長して、前記ベース層形成領域には異種導電型単結
晶シリコン膜からなるベース層を形成し、且つ、前記ノ
ンドープド多結晶シリコン膜上には異種導電型多結晶シ
リコン膜を形成する工程、 次いで、前記ベース層をマスク材によって選択的に被覆
し、前記第１の絶縁膜上のノンドープド多結晶シリコン
膜に前記異種導電型多結晶シリコン膜を透過して異種導
電型不純物イオンを注入し、異種導電型多結晶シリコン
ＩＩＩからなるベース引出し電極膜を形成する工程、次
いで、前記マスク材を除去し、更に、全面に第２の絶縁
膜を形成した後、該第２の絶縁膜を選択的に開口してベ
ース層に一導電型エミッタ層を形成する工程が含まれて
なることを特徴とするバイポーラ半導体装置の製遣方法
によって解決される。
よびノンドープド多結晶シリコン膜を形成し、該第１の
絶縁膜およびノンドープド多結晶シリコン膜を選択的に
除去してベース層形成領域を開口する工程、次いで、前
記ベース層形成領域を含む全面に異種導電型シリコン膜
を成長して、前記ベース層形成領域には異種導電型単結
晶シリコン膜からなるベース層を形成し、且つ、前記ノ
ンドープド多結晶シリコン膜上には異種導電型多結晶シ
リコン膜を形成する工程、 次いで、前記ベース層をマスク材によって選択的に被覆
し、前記第１の絶縁膜上のノンドープド多結晶シリコン
膜に前記異種導電型多結晶シリコン膜を透過して異種導
電型不純物イオンを注入し、異種導電型多結晶シリコン
ＩＩＩからなるベース引出し電極膜を形成する工程、次
いで、前記マスク材を除去し、更に、全面に第２の絶縁
膜を形成した後、該第２の絶縁膜を選択的に開口してベ
ース層に一導電型エミッタ層を形成する工程が含まれて
なることを特徴とするバイポーラ半導体装置の製遣方法
によって解決される。
［作用１
即ち、本発明は予め絶縁膜（第１の絶縁膜）上にノンド
ープド多結晶シリコン膜を被着しておいて、その上に５
ＰＥＧ技術を利用してドープドシリコン膜を成長し、ベ
ース層とドープド多結晶シリコンを形成する。次に、形
成されたベース層上をマスク材で選択的に被覆し、前記
ノンドープド多結晶シリコン膜に不純物イオンを注入す
る。その後、マスク材を除去し、第２の絶縁膜を被覆し
、その第２の絶縁膜を開口して、ベース層にエミツタ層
を形成する。
ープド多結晶シリコン膜を被着しておいて、その上に５
ＰＥＧ技術を利用してドープドシリコン膜を成長し、ベ
ース層とドープド多結晶シリコンを形成する。次に、形
成されたベース層上をマスク材で選択的に被覆し、前記
ノンドープド多結晶シリコン膜に不純物イオンを注入す
る。その後、マスク材を除去し、第２の絶縁膜を被覆し
、その第２の絶縁膜を開口して、ベース層にエミツタ層
を形成する。
そうすれば、高濃度に不純物をイオン注入した多結晶シ
リコン膜（最初のノンドープド多結晶シリコン膜）から
の再拡散（ｏｕｔ ｄｉｆｆｕｓｉｏｎ）が防止できて
、且つ、ベース引出し電極の膜厚も厚くなってベース抵
抗が低下し、しかも、ベース層を薄く形成できて動作を
高速化することができる。
リコン膜（最初のノンドープド多結晶シリコン膜）から
の再拡散（ｏｕｔ ｄｉｆｆｕｓｉｏｎ）が防止できて
、且つ、ベース引出し電極の膜厚も厚くなってベース抵
抗が低下し、しかも、ベース層を薄く形成できて動作を
高速化することができる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜（ｇｌは本発明にかかる製造方法の工程
順断面図を示しており、順を追って説明する。
順断面図を示しており、順を追って説明する。
第１図（ａｌ参照；従来と同様に、ｐ型シリコン基板１
１上にｎ＋型型埋面層１２介してｎ型コレクタ層１３（
比抵抗ｌΩｃｍ程度）をエピタキシャル成長し、そのｎ
型コレクタＪｉ１３上に５ｉ０２膜２１ （膜厚３００
ｎＩＩＩ；第１の絶縁膜）を熱酸化して生成する。この
熱酸化はウェット酸素中において１０００℃に加熱して
行う。次いで、減圧ＣＶＤ法にてモノシラン（ＳｉＨ４
）を反応ガスとして約６００°Ｃで分解させてノンドー
プド多結晶シリコン膜２５１ （膜厚３００ｎｍ）を堆
積する。更に、そのノンドープド多結晶シリコン膜２５
°と５ｉ０２膜２１とをリソグラフィ技術を用いてパタ
ーンニングし、ベース層形成領域を開口する。このベー
ス層形成領域の開口は塩素系ガスによって多結晶シリコ
ン膜をエツチングし、弗素系ガスを用いて５ｉ０２膜を
エツチングして行う。なお、１２“はｎ＋＋コレクタコ
ンタクト領域である。
１上にｎ＋型型埋面層１２介してｎ型コレクタ層１３（
比抵抗ｌΩｃｍ程度）をエピタキシャル成長し、そのｎ
型コレクタＪｉ１３上に５ｉ０２膜２１ （膜厚３００
ｎＩＩＩ；第１の絶縁膜）を熱酸化して生成する。この
熱酸化はウェット酸素中において１０００℃に加熱して
行う。次いで、減圧ＣＶＤ法にてモノシラン（ＳｉＨ４
）を反応ガスとして約６００°Ｃで分解させてノンドー
プド多結晶シリコン膜２５１ （膜厚３００ｎｍ）を堆
積する。更に、そのノンドープド多結晶シリコン膜２５
°と５ｉ０２膜２１とをリソグラフィ技術を用いてパタ
ーンニングし、ベース層形成領域を開口する。このベー
ス層形成領域の開口は塩素系ガスによって多結晶シリコ
ン膜をエツチングし、弗素系ガスを用いて５ｉ０２膜を
エツチングして行う。なお、１２“はｎ＋＋コレクタコ
ンタクト領域である。
第１図ｆｂ）参照；次いで、開口したベース層形成領域
を含むノンドープド多結晶シリコン膜２５°の上にドー
プドシリコン膜（膜厚５０”ｌＯＯｎｍ ；不純物濃度
５〜ｌ０ＸＩＯ／ｃ＋＋ｔ）を成長する。そうすると、
ノンドープド多結晶シリコン膜２５°上にはドープド多
結晶シリコン膜１５が成長し、開口部にはドープド単結
晶シリコン膜１４（ベース層となる）が成長する。この
エピタキシャル成長法は、例えば、ジボラン（Ｂ２Ｈ６
）を含ませたジシラン（Ｓｉ２８ｓ）を光分解させる低
温度分解法（基板加熱温度５４０〜６００℃）を用いる
が、これは光分解法が再拡散（ｏｕｔ ｄｉｆｆｕｓｉ
ｏｎ）が少なく、ベース層を浅くできるからである。
を含むノンドープド多結晶シリコン膜２５°の上にドー
プドシリコン膜（膜厚５０”ｌＯＯｎｍ ；不純物濃度
５〜ｌ０ＸＩＯ／ｃ＋＋ｔ）を成長する。そうすると、
ノンドープド多結晶シリコン膜２５°上にはドープド多
結晶シリコン膜１５が成長し、開口部にはドープド単結
晶シリコン膜１４（ベース層となる）が成長する。この
エピタキシャル成長法は、例えば、ジボラン（Ｂ２Ｈ６
）を含ませたジシラン（Ｓｉ２８ｓ）を光分解させる低
温度分解法（基板加熱温度５４０〜６００℃）を用いる
が、これは光分解法が再拡散（ｏｕｔ ｄｉｆｆｕｓｉ
ｏｎ）が少なく、ベース層を浅くできるからである。
第１図（Ｃ）参照；次いで、ベース層１４部分の上に選
択的にレジスト膜３１を被覆する。その時、レジスト膜
３１は凹部のベース層よりも広くして、凹部側面を含む
凸部上に０．３μｍ程度まで被着する。次いで、その上
からドープド多結晶シリコン膜１５を透過させて、ノン
ドープド多結晶シリコン膜２５“に硼素イオンを注入す
る。そのイオン注入条件はドーズ量１．５Ｘ１０ ／
ｃｔｌ、加速エネルギー５０ ＫｅＶ程度にする。
択的にレジスト膜３１を被覆する。その時、レジスト膜
３１は凹部のベース層よりも広くして、凹部側面を含む
凸部上に０．３μｍ程度まで被着する。次いで、その上
からドープド多結晶シリコン膜１５を透過させて、ノン
ドープド多結晶シリコン膜２５“に硼素イオンを注入す
る。そのイオン注入条件はドーズ量１．５Ｘ１０ ／
ｃｔｌ、加速エネルギー５０ ＫｅＶ程度にする。
第１図＋ｄ）参照；次いで、レジスト膜３１を除去した
後、注入した硼素が再拡散しないように、薄い５ｉ０２
膜２２° （膜厚５０〜ｌＯＯｎｍ）をＣＶＤ法で被覆
し、次に、８００〜８５０℃、４０〜１２０分熱処理し
て硼素イオンを活性化させ、ノンドープド多結晶シリコ
ン膜をドープド多結晶シリコン膜２５にする。
後、注入した硼素が再拡散しないように、薄い５ｉ０２
膜２２° （膜厚５０〜ｌＯＯｎｍ）をＣＶＤ法で被覆
し、次に、８００〜８５０℃、４０〜１２０分熱処理し
て硼素イオンを活性化させ、ノンドープド多結晶シリコ
ン膜をドープド多結晶シリコン膜２５にする。
そうすると、濃度１０ ”／ ｃＪ程度のドープド多結
晶シリコン膜２５が形成されるが、その時、硼素は多結
晶シリコン膜中を横方向にも０．３μｍ程度拡散して、
レジスト膜３１で被覆されていた部分にも硼素が拡散す
る。しかし、ベース層１４は単結晶層であるから拡散し
難く、ベース層１４の不純物濃度の変化は起こらない。
晶シリコン膜２５が形成されるが、その時、硼素は多結
晶シリコン膜中を横方向にも０．３μｍ程度拡散して、
レジスト膜３１で被覆されていた部分にも硼素が拡散す
る。しかし、ベース層１４は単結晶層であるから拡散し
難く、ベース層１４の不純物濃度の変化は起こらない。
第１図（ｅｌ参照；次いで、５ｉ０２膜２２“とドープ
ド多結晶シリコン膜１５＋２５をリソグラフィ技術を用
いてパターンニングし、ｐ型ベース層となるドーブト単
結晶シリコン膜１４およびベース引出し電極となるドー
プド多結晶シリコン膜１５＋２５部分を残存させ、その
他の部分のドープド多結晶シリコン膜ｉｓ、 ２５をエ
ツチング除去する。次に、北面にＣＶＤ法によって５ｉ
０２膜２２（膜厚３００ｎｍ ；第２の絶縁膜）を被着
する。この時、残存した５ｉ０２膜２２“は５ｉ０２膜
に包含される。
ド多結晶シリコン膜１５＋２５をリソグラフィ技術を用
いてパターンニングし、ｐ型ベース層となるドーブト単
結晶シリコン膜１４およびベース引出し電極となるドー
プド多結晶シリコン膜１５＋２５部分を残存させ、その
他の部分のドープド多結晶シリコン膜ｉｓ、 ２５をエ
ツチング除去する。次に、北面にＣＶＤ法によって５ｉ
０２膜２２（膜厚３００ｎｍ ；第２の絶縁膜）を被着
する。この時、残存した５ｉ０２膜２２“は５ｉ０２膜
に包含される。
第１図（ｆ）参照；以降は従来法と同様で、次にＳｉＯ
２膜２２全２２して、ＣＶＤ法によって多結晶シリコン
膜を被着し、その多結晶シリコン膜に砒素（八Ｓ）イオ
ンを注入してへＳドープド多結晶シリコン膜２３とし、
これをパターンニングして開口部のエミッタ形成領域お
よびコレクタコンタクト電極形成領域にのみへＳドープ
ド多結晶シリコン膜２３を残存させ、更に、温度８５０
°ＣＴ：熱処理してｎ＋型エミッタ層１６を画定する。
２膜２２全２２して、ＣＶＤ法によって多結晶シリコン
膜を被着し、その多結晶シリコン膜に砒素（八Ｓ）イオ
ンを注入してへＳドープド多結晶シリコン膜２３とし、
これをパターンニングして開口部のエミッタ形成領域お
よびコレクタコンタクト電極形成領域にのみへＳドープ
ド多結晶シリコン膜２３を残存させ、更に、温度８５０
°ＣＴ：熱処理してｎ＋型エミッタ層１６を画定する。
第１図（ｇ＋参照；次いで、ＣＶＤ法によって絶縁膜２
４を被着し、これを開口してＡｓドープド多多結晶シリ
コ成膜２３上にエミッタ電極１９． コレクタコンタ
クト電極１７を形成し、ベース引出し電極１５の上にベ
ース電極１８を形成して完成する。
４を被着し、これを開口してＡｓドープド多多結晶シリ
コ成膜２３上にエミッタ電極１９． コレクタコンタ
クト電極１７を形成し、ベース引出し電極１５の上にベ
ース電極１８を形成して完成する。
上記が本発明にかかる製造方法であるが、このような製
造方法によれば、高濃度に不純物イオンを注入したドー
プド多結晶シリコン膜２５からの再拡散が抑制される。
造方法によれば、高濃度に不純物イオンを注入したドー
プド多結晶シリコン膜２５からの再拡散が抑制される。
且つ、ドープドシリコン膜の膜厚調整によってベース層
を薄く制御でき、更に、ベース引出し電極の膜厚を厚く
、しかも、高濃度に形成できて、そのため、ベース引出
し電極の抵抗が低下し、周波数特性が改善されて高速動
作させることができる。
を薄く制御でき、更に、ベース引出し電極の膜厚を厚く
、しかも、高濃度に形成できて、そのため、ベース引出
し電極の抵抗が低下し、周波数特性が改善されて高速動
作させることができる。
［発明の効果］
以上の実施例の説明から明らかなように、本発明にかか
る製造方法によれば、ベース引出し電極形半導体装置の
ベース抵抗を低下させ、周波数特性が改善されて、動作
の高速化などの性能向上に顕著に寄与するものである。
る製造方法によれば、ベース引出し電極形半導体装置の
ベース抵抗を低下させ、周波数特性が改善されて、動作
の高速化などの性能向上に顕著に寄与するものである。
第１図（ａｌ〜（ｇｌは本発明にかかる製造方法の工程
順断面図、 第２図は通常のバイポーラ十４体装置の断面図、第３図
はベース引出し電極形半導体装置の断面図、第４図（ａ
ｌ〜（ｅ）は従来の製造方法の工程順断面図、第５図は
従来の問題点を示す図である。 図において、 １１はｐ型シリコン基板、 １２はｎ＋型埋没層、 １３はｎ型コレクタ層、 １４はｐ型ベース層、 １５はドープド多結晶シリコン膜からなるベース弓出し
電極、 １６はｎ＋型エミッタ層、 １７はコレクタコンタクト電極、 １８はペース電極、 １９はエミッタ電極、 ２１は５ｉ０２膜（第１の絶縁膜）、 ２２は５ｉ０２膜（第２の絶縁膜）、 ２３はＡｓドープド多結晶シリコン膜、２４は糸色縁膜
、 ２５はドープド多結晶シリコン膜からなるベース引出し
電極、 ２５“はノンドープド多結晶シリコン膜を示している。 第 図 （η−ｆ） 第 図 ベースヲ１土し脅：ｂｋＷ’ｙバイ７−−フ千赳啜’ｌ
ｑｔケ面り第３図 ４シそθ月ｆ：刀剖棺Ｈｚ、夷−近一工Ｊ至１７うｔｆ
ｒ面図第１図（”ｆＱ２） 第 図
順断面図、 第２図は通常のバイポーラ十４体装置の断面図、第３図
はベース引出し電極形半導体装置の断面図、第４図（ａ
ｌ〜（ｅ）は従来の製造方法の工程順断面図、第５図は
従来の問題点を示す図である。 図において、 １１はｐ型シリコン基板、 １２はｎ＋型埋没層、 １３はｎ型コレクタ層、 １４はｐ型ベース層、 １５はドープド多結晶シリコン膜からなるベース弓出し
電極、 １６はｎ＋型エミッタ層、 １７はコレクタコンタクト電極、 １８はペース電極、 １９はエミッタ電極、 ２１は５ｉ０２膜（第１の絶縁膜）、 ２２は５ｉ０２膜（第２の絶縁膜）、 ２３はＡｓドープド多結晶シリコン膜、２４は糸色縁膜
、 ２５はドープド多結晶シリコン膜からなるベース引出し
電極、 ２５“はノンドープド多結晶シリコン膜を示している。 第 図 （η−ｆ） 第 図 ベースヲ１土し脅：ｂｋＷ’ｙバイ７−−フ千赳啜’ｌ
ｑｔケ面り第３図 ４シそθ月ｆ：刀剖棺Ｈｚ、夷−近一工Ｊ至１７うｔｆ
ｒ面図第１図（”ｆＱ２） 第 図
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板上に第１の絶縁膜およびノンドープ
ド多結晶シリコン膜を形成し、該第１の絶縁膜およびノ
ンドープド多結晶シリコン膜を選択的に除去してベース
層形成領域を開口する工程、次いで、前記ベース層形成
領域を含む全面に異種導電型シリコン膜を成長して、前
記ベース層形成領域には異種導電型単結晶シリコン膜か
らなるベース層を形成し、且つ、前記ノンドープド多結
晶シリコン膜上には異種導電型多結晶シリコン膜を形成
する工程、 次いで、前記ベース層をマスク材によつて選択的に被覆
し、前記第１の絶縁膜上のノンドープド多結晶シリコン
膜に前記異種導電型多結晶シリコン膜を透過して異種導
電型不純物イオンを注入し、異種導電型多結晶シリコン
膜からなるベース引出し電極膜を形成する工程、 次いで、前記マスク材を除去し、更に、全面に第２の絶
縁膜を形成した後、該第２の絶縁膜を選択的に開口して
ベース層に一導電型エミッタ層を形成する工程が含まれ
てなることを特徴とするバイポーラ半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144158A JPH021936A (ja) | 1988-06-10 | 1988-06-10 | バイポーラ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144158A JPH021936A (ja) | 1988-06-10 | 1988-06-10 | バイポーラ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021936A true JPH021936A (ja) | 1990-01-08 |
Family
ID=15355550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144158A Pending JPH021936A (ja) | 1988-06-10 | 1988-06-10 | バイポーラ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021936A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286996A (en) * | 1991-12-31 | 1994-02-15 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
| US5721147A (en) * | 1995-09-29 | 1998-02-24 | Samsung Electronics Co., Ltd. | Methods of forming bipolar junction transistors |
| US5814538A (en) * | 1996-03-19 | 1998-09-29 | Samsung Electronics Co., Ltd. | Methods of forming BiCMOS devices having dual-layer emitter electrodes and thin-film transistors therein |
| US5994196A (en) * | 1997-04-01 | 1999-11-30 | Samsung Electronics Co., Ltd. | Methods of forming bipolar junction transistors using simultaneous base and emitter diffusion techniques |
| US6080631A (en) * | 1997-05-23 | 2000-06-27 | Nec Corporation | Method for manufacturing self-alignment type bipolar transistor having epitaxial base layer |
-
1988
- 1988-06-10 JP JP63144158A patent/JPH021936A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286996A (en) * | 1991-12-31 | 1994-02-15 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
| US5382828A (en) * | 1991-12-31 | 1995-01-17 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
| US5434092A (en) * | 1991-12-31 | 1995-07-18 | Purdue Research Foundation | Method for fabricating a triple self-aligned bipolar junction transistor |
| US5721147A (en) * | 1995-09-29 | 1998-02-24 | Samsung Electronics Co., Ltd. | Methods of forming bipolar junction transistors |
| US5814538A (en) * | 1996-03-19 | 1998-09-29 | Samsung Electronics Co., Ltd. | Methods of forming BiCMOS devices having dual-layer emitter electrodes and thin-film transistors therein |
| US5994196A (en) * | 1997-04-01 | 1999-11-30 | Samsung Electronics Co., Ltd. | Methods of forming bipolar junction transistors using simultaneous base and emitter diffusion techniques |
| US6080631A (en) * | 1997-05-23 | 2000-06-27 | Nec Corporation | Method for manufacturing self-alignment type bipolar transistor having epitaxial base layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000243946A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4627974B2 (ja) | 半導体装置の製造方法 | |
| JPH021936A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
| JPH021935A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH0249019B2 (ja) | ||
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| TW432673B (en) | Using single polysilicon process to fabricate low junction capacitance bipolar junction transistor | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS6358921A (ja) | 半導体装置の製造方法 | |
| JPS6227539B2 (ja) | ||
| JPS6384156A (ja) | バイポ−ラトランジスタの形成方法 | |
| JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2001297989A (ja) | 半導体基板及びその製造方法並びに半導体装置及びその製造方法 | |
| JPS59232439A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS639381B2 (ja) | ||
| JPS63119269A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04147627A (ja) | 半導体装置およびその製造方法 |