JPH02194530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02194530A JPH02194530A JP1014275A JP1427589A JPH02194530A JP H02194530 A JPH02194530 A JP H02194530A JP 1014275 A JP1014275 A JP 1014275A JP 1427589 A JP1427589 A JP 1427589A JP H02194530 A JPH02194530 A JP H02194530A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- polyimide
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ポンディングパッドの形成方法の改良に関し、ポンディ
ングパッドの下層にＳＯＧ膜を形成しないで、ポンディ
ング工程におけるポンディングパッドの剥離を防止し、
スクライブ領域の層間絶縁膜の膜厚測定を容易に行うこ
とが可能となる半導体装置の製造方法の提供を目的とし
、複数層の配線層を備えた半導体装置の最上部の配線層
の形成工程において、その表面にスクライブ領域を画定
するフィールド酸化膜を形成し、該スクライブ領域にア
ライメントパターンを形成し、ＭｉＮ記フシフイールド
酸化膜面に絶縁膜を形成し、該絶縁膜の表面に配線層を
パターニングして形成し、全面に層間絶縁膜を形成し、
た半導体基板の全表面にポリイミド膜を形成する工程と
、前記ポリ・イミド膜の表面に、最上部の配線層を形成
する領域に相当するレジスト膜をパターニングして形成
し、該レジスト膜をマスクとして前記ポリイミド膜をパ
ターニングする工程と、前記層間絶縁膜及び前記ポリイ
ミド膜の表面にＳＯＧ膜を形成し、ｍ記層間絶縁膜及び
前記ポリイミド膜が露出するまで前記ＳＯＧ膜を全面エ
ンチングする工程と、前記ポリイミド膜を除去し、層間
絶縁膜を全面に形成し、パターニングし、て前記スクラ
イブ領域を画定し、ｎＩ記、＠量比縁膜の表面に配線層
を形成するよう構成する。
ングパッドの下層にＳＯＧ膜を形成しないで、ポンディ
ング工程におけるポンディングパッドの剥離を防止し、
スクライブ領域の層間絶縁膜の膜厚測定を容易に行うこ
とが可能となる半導体装置の製造方法の提供を目的とし
、複数層の配線層を備えた半導体装置の最上部の配線層
の形成工程において、その表面にスクライブ領域を画定
するフィールド酸化膜を形成し、該スクライブ領域にア
ライメントパターンを形成し、ＭｉＮ記フシフイールド
酸化膜面に絶縁膜を形成し、該絶縁膜の表面に配線層を
パターニングして形成し、全面に層間絶縁膜を形成し、
た半導体基板の全表面にポリイミド膜を形成する工程と
、前記ポリ・イミド膜の表面に、最上部の配線層を形成
する領域に相当するレジスト膜をパターニングして形成
し、該レジスト膜をマスクとして前記ポリイミド膜をパ
ターニングする工程と、前記層間絶縁膜及び前記ポリイ
ミド膜の表面にＳＯＧ膜を形成し、ｍ記層間絶縁膜及び
前記ポリイミド膜が露出するまで前記ＳＯＧ膜を全面エ
ンチングする工程と、前記ポリイミド膜を除去し、層間
絶縁膜を全面に形成し、パターニングし、て前記スクラ
イブ領域を画定し、ｎＩ記、＠量比縁膜の表面に配線層
を形成するよう構成する。
本発明は、半導体装置の製造方法に係り、特にポンディ
ングパッドの形成方法の改良に関するものである。
ングパッドの形成方法の改良に関するものである。
半導体装置は近年界々集積度が向上し、ＤＲＡＭにおい
てもアルミニウム（ＡＩ）の二層品が出現してきており
、平坦化が益々要求されている。
てもアルミニウム（ＡＩ）の二層品が出現してきており
、平坦化が益々要求されている。
平坦化の手段の一つとしてスピン・オン・グラス膜（以
下、ＳＯＧ膜と略称する）が用いられているが、Ｓ Ｏ
Ｇ ＩＪ！がボンディングバンドの下層に形成されてい
ると、半導体装置を組み立てるワイヤボンディング工程
においてボンディングキャピラリによってボンディング
バンドに加えられる加圧力により、ＳＯＧ膜が剥離し、
そのためボンディングバンドが剥離する障害が発生して
いる。
下、ＳＯＧ膜と略称する）が用いられているが、Ｓ Ｏ
Ｇ ＩＪ！がボンディングバンドの下層に形成されてい
ると、半導体装置を組み立てるワイヤボンディング工程
においてボンディングキャピラリによってボンディング
バンドに加えられる加圧力により、ＳＯＧ膜が剥離し、
そのためボンディングバンドが剥離する障害が発生して
いる。
また、ウェーハプロセスにおいて平坦化のためにＳＯＧ
膜を用いた場合に、スクライブ領域の層間絶縁膜の厚さ
の測定が難しくなっている。
膜を用いた場合に、スクライブ領域の層間絶縁膜の厚さ
の測定が難しくなっている。
以上のような状況からボンディングバンドの下層にＳＯ
Ｇ膜を形成せず、スクライブ領域の層間絶縁膜の膜厚測
定を容易に行うことが可能となる半導体装置の製造方法
が要望されている。
Ｇ膜を形成せず、スクライブ領域の層間絶縁膜の膜厚測
定を容易に行うことが可能となる半導体装置の製造方法
が要望されている。
従来の半導体装置の製ｊΔ方法を第２図により工程順に
説明する。
説明する。
まず、第２図（ａ）に示すように、半導体基板２１の表
面にスクラ・イブ領域を画定するフィールド酸化膜２２
を形成し、このスクライブ領域にアライメントパターン
２３を形成し、このフィールド酸化膜２２の表面に絶縁
膜２４を形、成し、この絶縁膜２・１の表面に配線層、
例えばアルミニウム層２５をパターニングして形成し、
全面に層間絶縁膜２６を形成し、全表面にＳＯＧ膜２１
〕を形成する。
面にスクラ・イブ領域を画定するフィールド酸化膜２２
を形成し、このスクライブ領域にアライメントパターン
２３を形成し、このフィールド酸化膜２２の表面に絶縁
膜２４を形、成し、この絶縁膜２・１の表面に配線層、
例えばアルミニウム層２５をパターニングして形成し、
全面に層間絶縁膜２６を形成し、全表面にＳＯＧ膜２１
〕を形成する。
一つぎに、第２図ｆｂｌに示すように、アルミニウム層
２５の表面の層間絶縁膜２０が露出するまで、このＳＯ
Ｇ膜２９を全面エソ■−ングする。
２５の表面の層間絶縁膜２０が露出するまで、このＳＯ
Ｇ膜２９を全面エソ■−ングする。
ついで、第２図ｔｅ＋に示すように、全面に層間比♀く
、嘆３０を形成する。
、嘆３０を形成する。
υｊすに、第２図（ｄ）に示すように、この層間絶縁膜
３０をパターニングしてスクライブ領域を形成し、層間
絶縁■々３０の表面にボンディングバンドとなる配線層
、例えばアルミニウム層３１を形成する。
３０をパターニングしてスクライブ領域を形成し、層間
絶縁■々３０の表面にボンディングバンドとなる配線層
、例えばアルミニウム層３１を形成する。
Ｃ発明が解決しようとする課題〕
以上説明した従来の半導体装置の製造方法により製造し
た半導体チップを用いる半導体装置のワイヤボンディン
グ工程において、ボンディングキャピラリによってボン
ディングバンドに加えられる加圧力により、ボンディン
グバンドが剥離する障害が発生している。
た半導体チップを用いる半導体装置のワイヤボンディン
グ工程において、ボンディングキャピラリによってボン
ディングバンドに加えられる加圧力により、ボンディン
グバンドが剥離する障害が発生している。
このような障害を除去するために、■Ｓ Ｃ’ｌ Ｇ膜
が無くなるまでエッチバックする方法か、或いは■ポン
ディングパッドとなるアルミニウム層を形成する範囲の
Ｓ○（ｊ膜のみをパターニングし、でエツチングして除
去する方法が考えられる。
が無くなるまでエッチバックする方法か、或いは■ポン
ディングパッドとなるアルミニウム層を形成する範囲の
Ｓ○（ｊ膜のみをパターニングし、でエツチングして除
去する方法が考えられる。
しかしながら、■の方法においては、エツチング量の増
加に伴いフィールド酸化膜にの絶縁膜がエツチングされ
て、咬５′Ｘが薄くなるため、アルミニウム層の′＾：
生容量が増えたり、或いはオーハーエ、ノチングにより
アルミニウム層間のＳＯＧ膜が殆どなくなり、ＳＯＧ膜
による平坦化の意味がなくなるという問題点があり、■
の方法においては、ＳＯＧ、ｌｌＱのパターニングのた
めの工程が増えるだけでなく、バルクとの層間絶縁膜も
薄くなり、配線容量が増えζしまうという問題点があっ
た。
加に伴いフィールド酸化膜にの絶縁膜がエツチングされ
て、咬５′Ｘが薄くなるため、アルミニウム層の′＾：
生容量が増えたり、或いはオーハーエ、ノチングにより
アルミニウム層間のＳＯＧ膜が殆どなくなり、ＳＯＧ膜
による平坦化の意味がなくなるという問題点があり、■
の方法においては、ＳＯＧ、ｌｌＱのパターニングのた
めの工程が増えるだけでなく、バルクとの層間絶縁膜も
薄くなり、配線容量が増えζしまうという問題点があっ
た。
また、ウェーハプロセスにおいて平坦化のためにＳＯＧ
膜を用いた場合に、スクライブ領域内のアライメントパ
ターン或いは層間絶縁膜と半導体基板表面との段差によ
り、スクライブ領域の層間絶縁膜の膜厚を光学式測定器
或いはカラーサンプルによる比較目視方式による測定す
るのが難しくなっているという問題点があった。
膜を用いた場合に、スクライブ領域内のアライメントパ
ターン或いは層間絶縁膜と半導体基板表面との段差によ
り、スクライブ領域の層間絶縁膜の膜厚を光学式測定器
或いはカラーサンプルによる比較目視方式による測定す
るのが難しくなっているという問題点があった。
本発明は以上のような状況からポンデイングパツドの下
層にＳＯＧ膜を形成しないで、ボンディング［程におけ
るポンデイングパツド′の剥離を防止し７、スクライブ
領域の層間絶縁膜のｆｆ！厚測定を容易に行うことが可
能となる半導体装置の製造方法の提供を目的としたもの
である。
層にＳＯＧ膜を形成しないで、ボンディング［程におけ
るポンデイングパツド′の剥離を防止し７、スクライブ
領域の層間絶縁膜のｆｆ！厚測定を容易に行うことが可
能となる半導体装置の製造方法の提供を目的としたもの
である。
（課題を解決するための手段〕
本発明の半導体装置の製造方法は、複数層の配線層を備
えた半導体装置の最上部の配線層の形成工程において、
その表面にスクライブ各ａ域を画定するフィールド酸化
膜を形成し、このスクラ・イブ領域にアライメントパタ
ーンを形成し、このフィールド酸化膜の表面に絶縁膜を
形成し、この絶縁１１りの表面に配線層をパターニング
して形成し、全面に層間絶縁膜を形成した半導体基板の
全表面にポリイミド膜を形成する工程と、このポリイミ
ド膜の表面に、最上部の配線層を形成する８Ｉ域に相当
するレジスト膜をパターニングして形成し、このレジス
１−１漠をマスクとしてこのポリイミド月々をパターニ
ングするコー程と１、二の層間絶縁膜及び７１ミリイミ
ド膜の表面にＳＯＧ膜を形成し、この層間絶縁ＩＩり及
びポリイミド膜が露出するまでＳ ＯＧ Ｊｉｆｆを全
面エツチングする工程と、このポリイミドｊ摸を除去し
、層間絶縁膜を全面に形成し、パターニングしてスクラ
イブＮ域を画定し、この肋間絶縁膜の表面に配線層を形
成するよう構成するい〔作用〕 叩ら本発明においては、最」二部の配線層のポンデイン
グパツドが形成される領域に相当する下層の領域に、パ
ターニングして形成したボリイミ）膜の表面にＳＯＧ膜
を形成し、ボ１！イミド）漠の表面のＳ ＯＧ膜をエノ
千バンクにより除去した後、このポリイミド膜を酸素ア
ッシングによりＳＯＧ膜に対して選択的に除去すること
が可能となるので、最上部の配線層のポンデイングパツ
ドが形成される領域に相当する下層の領域にはＳＯＧ膜
がなくなり、半導体装置の製造］１程のり・１′ヤボン
デイング工程にお；、）るポンデイングパツドの剥離を
防止することが可能となる。
えた半導体装置の最上部の配線層の形成工程において、
その表面にスクライブ各ａ域を画定するフィールド酸化
膜を形成し、このスクラ・イブ領域にアライメントパタ
ーンを形成し、このフィールド酸化膜の表面に絶縁膜を
形成し、この絶縁１１りの表面に配線層をパターニング
して形成し、全面に層間絶縁膜を形成した半導体基板の
全表面にポリイミド膜を形成する工程と、このポリイミ
ド膜の表面に、最上部の配線層を形成する８Ｉ域に相当
するレジスト膜をパターニングして形成し、このレジス
１−１漠をマスクとしてこのポリイミド月々をパターニ
ングするコー程と１、二の層間絶縁膜及び７１ミリイミ
ド膜の表面にＳＯＧ膜を形成し、この層間絶縁ＩＩり及
びポリイミド膜が露出するまでＳ ＯＧ Ｊｉｆｆを全
面エツチングする工程と、このポリイミドｊ摸を除去し
、層間絶縁膜を全面に形成し、パターニングしてスクラ
イブＮ域を画定し、この肋間絶縁膜の表面に配線層を形
成するよう構成するい〔作用〕 叩ら本発明においては、最」二部の配線層のポンデイン
グパツドが形成される領域に相当する下層の領域に、パ
ターニングして形成したボリイミ）膜の表面にＳＯＧ膜
を形成し、ボ１！イミド）漠の表面のＳ ＯＧ膜をエノ
千バンクにより除去した後、このポリイミド膜を酸素ア
ッシングによりＳＯＧ膜に対して選択的に除去すること
が可能となるので、最上部の配線層のポンデイングパツ
ドが形成される領域に相当する下層の領域にはＳＯＧ膜
がなくなり、半導体装置の製造］１程のり・１′ヤボン
デイング工程にお；、）るポンデイングパツドの剥離を
防止することが可能となる。
また、スクラ・イブ領域にＳＯＧ膜が残っていないので
、２この領域における層間絶縁膜の膜厚の測定を容易に
行うことが可能となる。
、２この領域における層間絶縁膜の膜厚の測定を容易に
行うことが可能となる。
以下第１Ｈについて本発明の一実施例を工程順に説明す
る。
る。
まず、第１図（１１＋に示すように、半導体ａｓ＋ｉｉ
の表面にスクライブ領域を画定するフィー・ルｌ′酸化
膜２を形成し、このスクライブ領域にアライメントパタ
ーン３を形成し、このフィールド酸化膜２０表ｌＴ１１
に絶縁膜４を形成し、この絶縁膜４の表面に配線層、例
えばアルミニウム層５をパターニングして形成し、全面
にＣＶＤシリコン酸化膜からなる層間絶縁膜６を形成し
、全表面１．こポリイミドＩＩ／２７を形１戊する。
の表面にスクライブ領域を画定するフィー・ルｌ′酸化
膜２を形成し、このスクライブ領域にアライメントパタ
ーン３を形成し、このフィールド酸化膜２０表ｌＴ１１
に絶縁膜４を形成し、この絶縁膜４の表面に配線層、例
えばアルミニウム層５をパターニングして形成し、全面
にＣＶＤシリコン酸化膜からなる層間絶縁膜６を形成し
、全表面１．こポリイミドＩＩ／２７を形１戊する。
つぎに、ポリイミド膜７の全表面にレジスト・膜を形成
し、第１図（ｂ）に示すように、フォトリソグラフィー
技術によりポリイミド膜７を残そうとする領域のレジス
ト膜をパターニングし°ζレジスト膜８を形成し、この
レジスト膜８をマスクと１，７てポリイミド膜７を、下
記の条イ！１の酸素１′ソシング或いはポジし・シスト
用の現像液を用いてエツチング除去する。
し、第１図（ｂ）に示すように、フォトリソグラフィー
技術によりポリイミド膜７を残そうとする領域のレジス
ト膜をパターニングし°ζレジスト膜８を形成し、この
レジスト膜８をマスクと１，７てポリイミド膜７を、下
記の条イ！１の酸素１′ソシング或いはポジし・シスト
用の現像液を用いてエツチング除去する。
反、応ガス−・・−・・・・−・・−一一一−−− −
酸素（Ｏｚ）反応ガニすＵ Ｍ−−−−−−−・−・−
−−３１／ろ〕反応室内ｉｐ −−−一・−・−〜−・
・＝１．０ Ｔｏｒｒ基板加熱温度−・−・−・−・
・−・−一一一−−−・−・−・−ｉｏｏ℃高周波電源
周波数・・・−・・・−・−・−・１３．５６ ＭＨｚ
高周高周波電源−カー−・・−−−一−−・・・−−−
−ｍ−・・・・・・・−・・５００Ｗついで、レジスト
膜８を市販のレジスト剥離液或いは酢酸ブチル等により
除去し、第１図（Ｃ）に示すように、全面に５ＯＧＬＪ
９を形成してアニールする。
酸素（Ｏｚ）反応ガニすＵ Ｍ−−−−−−−・−・−
−−３１／ろ〕反応室内ｉｐ −−−一・−・−〜−・
・＝１．０ Ｔｏｒｒ基板加熱温度−・−・−・−・
・−・−一一一−−−・−・−・−ｉｏｏ℃高周波電源
周波数・・・−・・・−・−・−・１３．５６ ＭＨｚ
高周高周波電源−カー−・・−−−一−−・・・−−−
−ｍ−・・・・・・・−・・５００Ｗついで、レジスト
膜８を市販のレジスト剥離液或いは酢酸ブチル等により
除去し、第１図（Ｃ）に示すように、全面に５ＯＧＬＪ
９を形成してアニールする。
このＳＯＧ膜９を全面エツチングして第１図（ｄｌに示
すように層間絶縁膜６及びポリイミド膜７の表面を露出
させる。
すように層間絶縁膜６及びポリイミド膜７の表面を露出
させる。
その後、第１図（ｅｌに示すように、ポリイミド膜７を
第１図（ｂ）に示すパターニング工程と同じ酸素アッシ
ングにより完全に除去する。
第１図（ｂ）に示すパターニング工程と同じ酸素アッシ
ングにより完全に除去する。
最後に、第１図（ｆ）に示すように、層間絶縁膜１０を
全面に形成し、第１図（ｇ）に示すように、この層間絶
縁膜１０をパターニングしてスクライブ領域を形成し、
層間絶縁膜１０の表面にポンディングパッドとなる配線
層、例えばアルミニウム層１１を形成する。
全面に形成し、第１図（ｇ）に示すように、この層間絶
縁膜１０をパターニングしてスクライブ領域を形成し、
層間絶縁膜１０の表面にポンディングパッドとなる配線
層、例えばアルミニウム層１１を形成する。
このように、ポリイミド膜７を用いることにより、ポン
ディングパッドとなるアルミニウム層１１の下層にＳＯ
Ｇ膜９が形成されないようにするので、３００１ｇ１％
９に起因するボンディングバンドの剥離を防止すること
が可能となる。
ディングパッドとなるアルミニウム層１１の下層にＳＯ
Ｇ膜９が形成されないようにするので、３００１ｇ１％
９に起因するボンディングバンドの剥離を防止すること
が可能となる。
また、ウェーハプロセスにおいて平坦化のためにＳＯＧ
膜を用いる従来の製造方法におけるように、スクライブ
領域内のアライメントパターンなどの段差により、スク
ライブ領域の層間絶縁膜の膜厚の光学式測定器或いはカ
ラーサンプルによる比較目視方式による測定が容易にな
る。
膜を用いる従来の製造方法におけるように、スクライブ
領域内のアライメントパターンなどの段差により、スク
ライブ領域の層間絶縁膜の膜厚の光学式測定器或いはカ
ラーサンプルによる比較目視方式による測定が容易にな
る。
以上の説明から明らかなように本発明によれば、ポリイ
ミド膜を用いてボンディングバンドの下層及びスクライ
ブ領域にＳＯＧ膜が存在しないようにするので、ボンデ
ィング工程におけるポンディングパッドの剥離を防止す
ることが可能となり、また、ウェーハプロセスにおける
層間絶縁膜の膜厚の測定が容易になる等の利点があり、
著しい経済的及び、信頼性向上の効果が期待できる半導
体装置の製造方法の提供が可能となる。
ミド膜を用いてボンディングバンドの下層及びスクライ
ブ領域にＳＯＧ膜が存在しないようにするので、ボンデ
ィング工程におけるポンディングパッドの剥離を防止す
ることが可能となり、また、ウェーハプロセスにおける
層間絶縁膜の膜厚の測定が容易になる等の利点があり、
著しい経済的及び、信頼性向上の効果が期待できる半導
体装置の製造方法の提供が可能となる。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、 ２はフィールド酸化膜、３はアライ
メントパターン、 ４は絶縁膜、５はアルミニウム層、
６は層間絶縁膜、７はポリイミド膜、 ８はレ
ジスト膜、９はＳＯＧ膜、 １０は層間絶縁膜
、１１はアルミニウム層、 を示す。
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、 ２はフィールド酸化膜、３はアライ
メントパターン、 ４は絶縁膜、５はアルミニウム層、
６は層間絶縁膜、７はポリイミド膜、 ８はレ
ジスト膜、９はＳＯＧ膜、 １０は層間絶縁膜
、１１はアルミニウム層、 を示す。
Claims (1)
- 【特許請求の範囲】 複数層の配線層を備えた半導体装置の最上部の配線層の
形成工程において、 その表面にスクライブ領域を画定するフィールド酸化膜
（２）を形成し、該スクライブ領域にアライメントパタ
ーン（３）を形成し、前記フィールド酸化膜（２）の表
面に絶縁膜（４）を形成し、該絶縁膜（４）の表面に配
線層（５）をパターニングして形成し、全面に層間絶縁
膜（６）を形成した半導体基板（１）の全表面にポリイ
ミド膜（７）を形成する工程と、 前記ポリイミド膜（７）の表面に、最上部の配線層（１
１）を形成する領域に相当するレジスト膜（８）をパタ
ーニングして形成し、該レジスト膜（８）をマスクとし
て前記ポリイミド膜（７）をパターニングする工程と、 前記層間絶縁膜（６）及び前記ポリイミド膜（７）の表
面にスピン・オン・グラス（ＳＯＧ膜）（９）を形成し
、前記層間絶縁膜（６）及び前記ポリイミド膜（７）が
露出するまで前記ＳＯＧ膜（９）を全面エッチングする
工程と、 前記ポリイミド膜（７）を除去し、層間絶縁膜（１０）
を全面に形成し、パターニングして前記スクライブ領域
を画定し、前記層間絶縁膜（１０）の表面に配線層（１
１）を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014275A JPH02194530A (ja) | 1989-01-23 | 1989-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014275A JPH02194530A (ja) | 1989-01-23 | 1989-01-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02194530A true JPH02194530A (ja) | 1990-08-01 |
Family
ID=11856536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014275A Pending JPH02194530A (ja) | 1989-01-23 | 1989-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664650B2 (en) * | 1998-05-07 | 2003-12-16 | Samsung Electronics Co., Ltd. | Method of forming an alignment key on a semiconductor wafer |
-
1989
- 1989-01-23 JP JP1014275A patent/JPH02194530A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664650B2 (en) * | 1998-05-07 | 2003-12-16 | Samsung Electronics Co., Ltd. | Method of forming an alignment key on a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328263A (en) | Method of manufacturing semiconductor devices using lift-off technique | |
| JPH02194530A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0313744B2 (ja) | ||
| JPS63182839A (ja) | 半導体装置 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH0645315A (ja) | 半導体装置及び半導体素子 | |
| KR100618685B1 (ko) | 반도체소자의 패드영역 형성방법 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPS60116148A (ja) | 半導体装置の製造方法 | |
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JPS63265447A (ja) | 半導体装置の多層配線の製造方法 | |
| JPH0246747A (ja) | 多層配線の形成方法 | |
| JPH0383341A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH01135041A (ja) | コンタクト部を有する半導体装置の製造方法 |