JPH0219455B2 - - Google Patents
Info
- Publication number
- JPH0219455B2 JPH0219455B2 JP9244781A JP9244781A JPH0219455B2 JP H0219455 B2 JPH0219455 B2 JP H0219455B2 JP 9244781 A JP9244781 A JP 9244781A JP 9244781 A JP9244781 A JP 9244781A JP H0219455 B2 JPH0219455 B2 JP H0219455B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- clock pulse
- drive circuit
- electrodes
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、ドツトマトリクス表示パネルの駆動
回路に関する。
回路に関する。
従来、ドツトマトリクス表示パネルの駆動にお
いては、たとえばスイツチング表示を各画素に有
するパネルの場合、第１図に示すように、パネル
１の垂直方向電極Y1〜YNにはＹドライバ３が接
続され水平方向電極X1〜XMにはＸドライバ２が
接続されており、該Ｘドライバ２には端子４から
第２図タイムチヤートに示されるような周期2T0
のクロツクパルスが印加され、またパネル１の電
極X1〜XMには第２図X1〜XMのような波形が印
加されている。即ち、第２図は、従来例を示す第
１図のＸドライバのタイミングを示した図であ
る。第２図において、５ば水平方向電極駆動回路
（Ｘドライバ２）の駆動をスタートさせるための
スタート信号である。X1―X4は、Ｘドライバ２
の出力波形を示している。４は、サンプリングの
データをシフトするためのクロツクパルスであ
る。スタートパルス５が入力されると、クロツク
パルス４により取り込まれ、Ｘドライバ２は、画
像入力をサンプリングして画像信号の電圧を出力
することを開始する。スタートパルス５は、クロ
ツクパルス４の１クスツク毎にシフトされる。し
たがつて、Ｘドライバの出力は、クロツクパルス
信号の立ち上がりエツジ毎にシフトされるので、
サンプリング期間2TOの遅れ時間をもつて、順
次サンプリングされた画像信号の電圧を出力す
る。ところでＸドライバ２側はＹドライバ１に比
較して動作周波数が非常に速い（100倍以上）た
めに、消費電力が大きく、このためにＸドライバ
２をシリアルに分割して、必要部分だけを順次動
作させて消費電力の低減をはかることなどが考え
られてきた。しかし、この方法ではクロツクパル
スの周波数が非常に高いために、前記分割ブロツ
クの切換え時にブロツク選択信号とのデイレイに
よるズレが生じて、誤動作してしまうなどの欠点
が多く、実装上からも十分な注意が必要であつ
た。
いては、たとえばスイツチング表示を各画素に有
するパネルの場合、第１図に示すように、パネル
１の垂直方向電極Y1〜YNにはＹドライバ３が接
続され水平方向電極X1〜XMにはＸドライバ２が
接続されており、該Ｘドライバ２には端子４から
第２図タイムチヤートに示されるような周期2T0
のクロツクパルスが印加され、またパネル１の電
極X1〜XMには第２図X1〜XMのような波形が印
加されている。即ち、第２図は、従来例を示す第
１図のＸドライバのタイミングを示した図であ
る。第２図において、５ば水平方向電極駆動回路
（Ｘドライバ２）の駆動をスタートさせるための
スタート信号である。X1―X4は、Ｘドライバ２
の出力波形を示している。４は、サンプリングの
データをシフトするためのクロツクパルスであ
る。スタートパルス５が入力されると、クロツク
パルス４により取り込まれ、Ｘドライバ２は、画
像入力をサンプリングして画像信号の電圧を出力
することを開始する。スタートパルス５は、クロ
ツクパルス４の１クスツク毎にシフトされる。し
たがつて、Ｘドライバの出力は、クロツクパルス
信号の立ち上がりエツジ毎にシフトされるので、
サンプリング期間2TOの遅れ時間をもつて、順
次サンプリングされた画像信号の電圧を出力す
る。ところでＸドライバ２側はＹドライバ１に比
較して動作周波数が非常に速い（100倍以上）た
めに、消費電力が大きく、このためにＸドライバ
２をシリアルに分割して、必要部分だけを順次動
作させて消費電力の低減をはかることなどが考え
られてきた。しかし、この方法ではクロツクパル
スの周波数が非常に高いために、前記分割ブロツ
クの切換え時にブロツク選択信号とのデイレイに
よるズレが生じて、誤動作してしまうなどの欠点
が多く、実装上からも十分な注意が必要であつ
た。
本発明は上記の欠点に鑑みなされたものであ
り、駆動回路の低消費電力化をはかるとともに、
回路動作の確実、安定化をはかることを目的とし
たものである。
り、駆動回路の低消費電力化をはかるとともに、
回路動作の確実、安定化をはかることを目的とし
たものである。
以下、本発明の詳細を図面に従つて説明する
と、第３図は本発明による一実施例を示すブロツ
ク図であり、第４図は第３図各部の信号波形を示
す図である。第１図の水平方向電極を駆動する駆
動回路（Ｘドライバ２）は、第３図においては、
水平方向電極を駆動する駆動回路（Ｘドライバ）
２１，２２，２３及び２４に分割されている。ま
た、前記４個のＸドライバを駆動するためのクロ
ツクパルスは、それぞれ４１，４２，４３及び４
４で示されている。ここで、端子５には各Ｘドラ
イバ２１〜２４のスタート信号入力端が、端子８
には各Ｘドライバ２１〜２４の画像信号入力端
が、各Ｘドライバ２１〜２４出力端は交互にパネ
ル１の水平方向電極X1〜X4n+4に、端子６にはＹ
ドライバ３のスタート信号入力端、端子７にはＹ
ドライバ３のクロツクパルス入力端が、Ｙドライ
バ３の各出力はパネル１の垂直方向電極Y1〜YN
に、各Ｘドライバ２１〜２４のクロツクパルス入
力端にはクロツクパルス発生部４の出力４１〜４
４が夫々接続されて構成される。
と、第３図は本発明による一実施例を示すブロツ
ク図であり、第４図は第３図各部の信号波形を示
す図である。第１図の水平方向電極を駆動する駆
動回路（Ｘドライバ２）は、第３図においては、
水平方向電極を駆動する駆動回路（Ｘドライバ）
２１，２２，２３及び２４に分割されている。ま
た、前記４個のＸドライバを駆動するためのクロ
ツクパルスは、それぞれ４１，４２，４３及び４
４で示されている。ここで、端子５には各Ｘドラ
イバ２１〜２４のスタート信号入力端が、端子８
には各Ｘドライバ２１〜２４の画像信号入力端
が、各Ｘドライバ２１〜２４出力端は交互にパネ
ル１の水平方向電極X1〜X4n+4に、端子６にはＹ
ドライバ３のスタート信号入力端、端子７にはＹ
ドライバ３のクロツクパルス入力端が、Ｙドライ
バ３の各出力はパネル１の垂直方向電極Y1〜YN
に、各Ｘドライバ２１〜２４のクロツクパルス入
力端にはクロツクパルス発生部４の出力４１〜４
４が夫々接続されて構成される。
さて動作であるが、各Ｘドライバ２１〜２４の
出力はパネル１の水平方向電極に交互に順次接続
されており、クロツクパルス発生部４から第４図
４１〜４４に示されるクロツクパルスが供給され
ている。従つて、端子５に第４図５のようなスタ
ート信号が入ると、端子８よりの画像信号が第４
図X1〜X5に示すように順次サンプリングされて、
Ｙドライバによつて選択されている行の各画素に
書き込まれていくようになつている。（ここでは
ラインメモリ回路のない場合を説明しているが、
ある場合は波形X1〜X5が一時ラインメモリに保
持されて、各画素に書き込まれるだけである。） ところで、クロツクパルスは本発明の場合、周
期が8T0であり、分割しない場合の2T0に比して
１／４となつているために消費電力は1/4となり、ク
ロツクパルスのデイレイ等の心配なく大巾に低減
できるとともに、各Ｘドライバ２１〜２４をさら
にシリアルに数ブロツクに分割した場合、さらに
分割数で割つただけ消費電力は低減できるばかり
でなく、クロツクパルスの周期が8T0と長くなつ
ているために、接続のし方によつてはクロツクパ
ルスのデイレイがかなり大きくても動作可能であ
るという特徴がある。また、本実施例では、第４
図X1〜X5に示すように、各画素にダイナミツク
に信号を書き込んでいるので、信号がオーバーラ
ツプして分解能力が低下するように感ずるが、各
画素の書込み時定数が小さい場合は電極X1〜
X4n+4に加わる各Ｘドライバ２１〜２４の各出力
の画像信号の電圧は、サンプリングの期間より短
い時間で各画素に書き込まれることになるので、
実質的には分解能が低下することはない。
出力はパネル１の水平方向電極に交互に順次接続
されており、クロツクパルス発生部４から第４図
４１〜４４に示されるクロツクパルスが供給され
ている。従つて、端子５に第４図５のようなスタ
ート信号が入ると、端子８よりの画像信号が第４
図X1〜X5に示すように順次サンプリングされて、
Ｙドライバによつて選択されている行の各画素に
書き込まれていくようになつている。（ここでは
ラインメモリ回路のない場合を説明しているが、
ある場合は波形X1〜X5が一時ラインメモリに保
持されて、各画素に書き込まれるだけである。） ところで、クロツクパルスは本発明の場合、周
期が8T0であり、分割しない場合の2T0に比して
１／４となつているために消費電力は1/4となり、ク
ロツクパルスのデイレイ等の心配なく大巾に低減
できるとともに、各Ｘドライバ２１〜２４をさら
にシリアルに数ブロツクに分割した場合、さらに
分割数で割つただけ消費電力は低減できるばかり
でなく、クロツクパルスの周期が8T0と長くなつ
ているために、接続のし方によつてはクロツクパ
ルスのデイレイがかなり大きくても動作可能であ
るという特徴がある。また、本実施例では、第４
図X1〜X5に示すように、各画素にダイナミツク
に信号を書き込んでいるので、信号がオーバーラ
ツプして分解能力が低下するように感ずるが、各
画素の書込み時定数が小さい場合は電極X1〜
X4n+4に加わる各Ｘドライバ２１〜２４の各出力
の画像信号の電圧は、サンプリングの期間より短
い時間で各画素に書き込まれることになるので、
実質的には分解能が低下することはない。
もし分解能の低下が懸念される場合には、さら
に各Ｘドライバ２１〜２４出力にゲートを設けて
これをさけることが可能であり、その場合でも本
発明による効果は同じである。
に各Ｘドライバ２１〜２４出力にゲートを設けて
これをさけることが可能であり、その場合でも本
発明による効果は同じである。
以上のように、本発明によると、位相の異る４
種類以上のクロツクパルス４１〜４４によつて水
平方向のドライバが分割駆動されるべく構成する
ことによつて、実装時のクロツクパルスのデイレ
イ等の心配もなく、消費電力を大巾に削減するこ
とが可能であるという優れた効果を有する。
種類以上のクロツクパルス４１〜４４によつて水
平方向のドライバが分割駆動されるべく構成する
ことによつて、実装時のクロツクパルスのデイレ
イ等の心配もなく、消費電力を大巾に削減するこ
とが可能であるという優れた効果を有する。
ここではスイツチング素子パネルの例を説明し
たが他のマトリクスパネルでも効果は同じであ
る。
たが他のマトリクスパネルでも効果は同じであ
る。
第１図は従来の一実施例を示す図であり、第２
図は第１図のタイムチヤートを示す図である。第
３図は本発明による一実施例であり、第４図はそ
のタイムチヤートを示す図である。 １…表示パネル、２，２１〜２４…Ｘドライ
バ、３…Ｙドライバ、４，４１〜４４…クロツク
パルス端、５，６…スタート信号入力端、７…ク
ロツクパルス入力端、８…画像信号入力端。
図は第１図のタイムチヤートを示す図である。第
３図は本発明による一実施例であり、第４図はそ
のタイムチヤートを示す図である。 １…表示パネル、２，２１〜２４…Ｘドライ
バ、３…Ｙドライバ、４，４１〜４４…クロツク
パルス端、５，６…スタート信号入力端、７…ク
ロツクパルス入力端、８…画像信号入力端。
Claims (1)
- １ マトリツクス状に交差させた水平方向電極及
び垂直方向電極間の交点を表示画素とするマトリ
ツクス形表示装置を駆動する表示駆動回路におい
て、少なくとも前記水平方向電極を駆動する水平
方向電極駆動回路が、位相の異なる４種類以上で
かつ偶数種のクロツクパルスによつて駆動される
部分により構成されていることを特徴とする表示
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9244781A JPS57207287A (en) | 1981-06-16 | 1981-06-16 | Display driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9244781A JPS57207287A (en) | 1981-06-16 | 1981-06-16 | Display driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57207287A JPS57207287A (en) | 1982-12-18 |
| JPH0219455B2 true JPH0219455B2 (ja) | 1990-05-01 |
Family
ID=14054655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9244781A Granted JPS57207287A (en) | 1981-06-16 | 1981-06-16 | Display driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57207287A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052892A (ja) * | 1983-09-01 | 1985-03-26 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH0628423B2 (ja) * | 1983-12-02 | 1994-04-13 | カシオ計算機株式会社 | 画像表示装置 |
| JPH0728398B2 (ja) * | 1984-05-18 | 1995-03-29 | 松下電器産業株式会社 | 液晶パネル駆動装置 |
| JPH06342272A (ja) * | 1994-05-09 | 1994-12-13 | Seiko Epson Corp | 液晶表示装置 |
| JPH08190366A (ja) * | 1995-10-06 | 1996-07-23 | Seiko Epson Corp | アクティブマトリクス基板 |
| JPH09171374A (ja) * | 1996-09-02 | 1997-06-30 | Seiko Epson Corp | アクティブマトリクス基板 |
-
1981
- 1981-06-16 JP JP9244781A patent/JPS57207287A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57207287A (en) | 1982-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724433A (en) | Matrix-type display panel and driving method therefor | |
| US4845473A (en) | Method of driving a liquid crystal matrix display panel | |
| EP0496532A2 (en) | Liquid crystal display apparatus | |
| JPS6238709B2 (ja) | ||
| JP3364114B2 (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPS63113497A (ja) | 表示装置の動作方法および表示装置 | |
| JPS61210398A (ja) | 液晶表示装置の駆動方法 | |
| JP2675060B2 (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| JP2555420B2 (ja) | 液晶マトリックス・パネルの中間調表示駆動回路 | |
| JPH0219455B2 (ja) | ||
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| JPH07134562A (ja) | 表示装置 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP3229720B2 (ja) | 液晶表示パネルの駆動制御装置 | |
| JPH0766252B2 (ja) | 画像表示装置の駆動回路 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH0766255B2 (ja) | アクテイブマトリクス型表示装置 | |
| JPH0469392B2 (ja) | ||
| JPH0435733B2 (ja) | ||
| JP3267503B2 (ja) | アクティブマトリクス型液晶表示装置の駆動装置 | |
| JP3019746B2 (ja) | 液晶パネル駆動装置 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 |