JPH02194719A - 符号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 この発明は、プログラムバター・ンをブロックごとにメ
モリへ記憶しておき、このメモリを１売み出すことによ
ってブロック単位でプログラムパターンを取り出す符号
発生器についてのもである。

（ｂ）従来技術と問題点 次に、第５図を参照して従来技術による符号発生器の構
成を説明する。

第５図の１はカウンタ、２はメモリ、３はクロック、４
は出力端子である。

なお、第５図の符号発生器は、 特願昭６３−２３７３０９号明細書の第４図にも記載さ
れている。

メモリ２には特定ビットの特定番地に繰返し周期データ
を記憶するとともに、池のビットにプログラムパターン
を記憶する。この繰返し周期データはカウンタ１のリセ
ット入力となる。

クロック３の周期でメモリ２のプログラムパターンを読
出し、メモリ２の特定番地に対応する繰返し周期データ
でカウンタ１をリセットする。この動作を繰返すことに
より、プログラムを繰返し取り出すことができる。

次に、メモリ２の内容の一例を第６図に示す。

第６図には、プログラムパターンと繰返し周期データが
記憶されている。

繰返し周期データは、アドレスが「０」からｒｎ−ＩＪ
までは「０」になっているが、アドレスが「ｎ」のとこ
ろで「１」になる。

プログラムパターンには任意ビット長のブロックＡから
ブロックＣまで三つのブロックがあり、これらを任意の
順で出すには、取り出す順に第６図のように１周期分の
すべてをメモリ２に書き込む必要があり、メモリ２の容
量より長い周期のパターンを取り出すことができないと
いう問題がある。

また、ブロックＡ〜Ｃのパターンを変更する場合、すべ
てのブロックを変更しなければならないという問題があ
る。

（Ｃ）発明の目的 この発明は、カウンタとメモリを使用する符号発生器に
別のカウンタとメモリを縦続接続することにより、ブロ
ック単位のデータを任意の順に取り出すとともに、メモ
リ容量以上の長い周期のパターンを取り出すことを目的
とする。

（（１）発明の実施例 次に、この発明による実施例の構成図を第１図に示す。

第１図のＩＡとＩＢはカウンタ、２Ａと２Ｂはメモリで
あり、その他は第５図と同じものである。

次に、メモリ２Ａとメモリ２Ｂの内容を第２図と第３図
で説明する。

第３図には、メモリ２Ａの内容を示しており、各ブロッ
クのプログラムパターンと繰返し周期データを記憶して
いる。

繰返し周期データは各ブロックの最後のアドレスに「１
」を書き込んでおり、それ以外のアドレスにはｒ□、を
書き込んでいる。

第２図は、メモリ２Ｂの内容を示したもので、メモリ２
人に書き込んだブロックの先頭アドレスを送り出す順に
プリセットデータとして記憶し、特定ビットに繰返し周
期データをｒｌ、として記憶している。

次に、第１図のタイムチャー１・を第４図に示す。

第４図のアルキは第１図に記入されているアルキの位置
のタイムチャートである。

スタートするときは、メモリ２Ａ・２Ｂがアドレス「０
」から始まるようにカウンタＩＡ・ＩＢをリセッ１−す
る。

クロック３でカウンタＩＡをカウントアツプし、メモリ
２ＡからブロックＡのデータを取り出す。

ブロックＡのデータの最後のところでメモリ２Ａの繰返
し周期データがｒｌ、となり、カウンタＩＡがロードモ
ードに切り換わり、さらにカウンタＩＢをカウントアツ
プし、メモリ２ＢからカウンタＩＡヘプリセットデータ
を送る。

次のクロック３でプリセットデータをカウンタＩＡにロ
ードして、カウントモードに戻す。

このとき、次のブロックＢのデータが出て、ブロックＢ
の最後でメモリ２Ａの繰返し周期データがｒｌ、になり
、カウンタＩＡをロードモードにし、カウンタＩＢをカ
ウントアツプする。

以上の動作を繰返し、メモリ２Ｂの繰返し周期データが
「１」になったところで、カウンタＩＢをプリッセトし
、アドレス「０」に戻す。

メモリ２Ａに各ブロックのデータを書き込み、メモリ２
Ｂにメモリ２Ａに記憶されているブロックの先頭アドレ
スを送出順に書き込むことにより、少ないメモリ容量で
長い周期のプログラムパターンを取り出すことができる
。

（ｅ）発明の効果 この発明によれば、カウンタとメモリを使用する符号発
生器に別のカウンタとメモリを追加し、縦続接続してい
るので、少ないメモリ容量で長い周期のパターンを発生
できる。また、送出するブロックの順番を変更したり、
ブロックの内容を変更することができる。

【図面の簡単な説明】

第１図はこの発明による実施例の構成図、第２図は第１
図のメモリ２Ｂの内容説明図、第３図は第１図のメモリ
２人の内容説明図、第４図は第１図のタイムチャート、
第５図は従来技術による符号発生器の構成図、第６図は
第５図のメモリ２の内容説明図である。 ＩＡ・ＩＢ・・・−・・カウンタ、２Ａ・２Ｂ・・・・
・・メモリ、３・・・・・・クロック、４・・・・・・
出力端子。 代理人　　弁理士　　小　俣　欽　同 第 図

Claims (1)

1. 【特許請求の範囲】 １、クロック（３）をカウントする第１のカウンタ（１
   Ａ）と、 特定ビットの特定番地に繰返し周期データ を記憶するとともに、他のビットにプログラムパターン
   を記憶し、第１のカウンタ（１Ａ）の出力をアドレス入
   力とする第１のメモリ（２Ａ）と、 第１のメモリ（２Ａ）の繰返し周期データをカウントす
   る第２のカウンタ（１Ｂ）と、 特定ビットの特定番地に繰返し周期データ を記憶するとともに、他のビットにプリセットデータを
   記憶し、第２のカウンタ（１Ｂ）の出力をアドレス入力
   とする第２のメモリ（２Ｂ）とを備え、 第１のメモリ（２Ａ）の繰返し周期データ出力で第１の
   カウンタ（１Ａ）に第２のメモリ（２Ｂ）のプリセット
   データをロードし、 第２のメモリ（２Ｂ）の繰返し周期データ出力で第２の
   カウンタ（１Ｂ）をリセットすることを繰り返し、クロ
   ック（３）の周期で第１のメモリ（２Ａ）のプログラム
   パターンを取り出すことを特徴とする符号発生器。