JPS62105520A - タイミング信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はカウンタ・デコード法によるタイミング信号
発生装置において、カウンタのデコードをメモリで実現
するタイミング信号発生装置（こ関するものである。

〔従来の技術〕

第５図は従来のタイミング信号発生装置の例を示す図で
あり２図において（１）はクロック信号を連続してカウ
ントしカウント内容を出力するカウンタ、（２）は前記
カウンタ（１１出力をアドレスと１ノタイミングデータ
を出力するメモリである。図において、ＴＩはクロック
信号、Ｔ２〜Ｔ、は出力タイミング信号、ｘ、はカウン
タの出力信号を示すための符号である。

第６図は第５図に示した従来のタイミング信号発生装置
の動作例を示すためのタイミングチャート、第７図は第
６図に示したタイミング信号を発生する場合のメモリ（
１）の内容を示す図である。第６図において、　Ｘ　Ｉ
Ｉ　Ｔ１〜Ｔ、は第５図中に示した信号Ｘ、、Ｔ、〜Ｔ
、に相当する符号である。

次に動作について説明する。カウンタ（１）はクロック
信号Ｔ□を連続的にカウントすることによって、クロッ
ク信号Ｔ、単位の時刻データｘＩを出力する。メモリ（
２）はカウンタ（１）の出力ＸＩに対応する時刻の出力
タイミング波形を記憶すること（こよって・任意のタイ
ミング信号を発生することカイできる。

〔発明が解決しようとする問題点〕

上記のような従来のタイミング信号発生装置は、非常に
フレキシビリティに富んだ構成であるが、長周期のタイ
ミング信号を高精度で実現しようとするとメモリ（２）
のワード数が非常に多くなり。

ハードウェアの増大、メモリ（２）のデータ設定の繁雑
化という問題点があった。

この発明はかかる問題点を解決するためになされたもの
で、メモリ容量が少ないタイミング信号発生装置を得る
ことを目的としている。

〔問題点を解決するための手段〕

この発明に係るタイミング信号発生装置は。

タイミングの長さデータを記憶する第１のメモリと、出
力タイミング波形データを記憶する第２のメモリの二つ
にメモリを分けることによってメモリ容量を減らそうと
したものである。

〔作用〕

乙の発明においては、タイミングの長さデータと波形デ
ータを別のメモリに記憶しているため。

メモリ容量が減り、ハードウェア量？減らすことができ
る。

またこの発明においては、タイミングの長さデータと波
形データを別のメモリに記憶しているため、メモリ内容
の設計が容易になるという作用もある。

〔実施例〕

第１図はこの発明の一実施例を示す図である。

図において、　（Ｉｍ）はクロックＴ１のカウント数を
プリセット可能でカウント終了時刻で論理Ｍ１″の信号
を出力する第１のカウンタ、　（２ｍ）は前記第１のカ
ウンタ（１ａ）のプリセットデータ、すなわちタイミン
グの長さデータを記憶する第１のメモリ。

（２ｂ）は出力タイミングの波形データを記憶する第２
のメモリ、　（Ｉｂ）Ｉ！前記第１のカウンタ（１ａ）
出力が論理“１″のときカウントし、カウント内容を前
記第１及び第２のメモリ（２ｍ）　（２ｂ）のアドレス
として出力する第２のカウンタである。前記第１のカウ
ンタ出力は第１のカウンタ自身のプリセット指令信号に
もなっている。また図中のＸ、、Ｘ、。

Ｔ８〜Ｔ、は各部の信号を示すための符号である。

第２図は第１図に示した実施例の各部の信号波形の例を
示す図、第３図と第４図はそれぞれ第２図に示したタイ
ミングを発生させる場合の第１のメモ！Ｊ　（２ａ）及
び第２のメモリ（２ｂ）の内容を示す図である。また、
第２図中のｘｌは前記第１のカウンタ（１ａ）のカウン
トデータを示す符号である。

つぎに動作について説明する。第１のカウンタ（１ａ）
はあらかじめプリセットされた数だけクロック信号Ｔ１
をカウントし、カウント終了時刻で論理ＩＩ　Ｉ　Ｉ＋
の信号を出力する。カウント終了信号は第１のカウンタ
（１＆）自身のプリセット指令信号となっているため、
カウント終了後筒１のカウンタ（１ａ）は次のプリセッ
トデータが設定される。このプリセットデータはタイミ
ングの長さを表わすデータであり、第１のメモリ（２ａ
）の記憶されている。

一方、第１のカウンタ（１ｍ）出力が論理゛″１”にな
ると、第２のカウンタ（１ｂ）は１回カウントする。

第２のカウンタ（ｌｂ）出力は第１のメモリ（２ａ）の
アドレスとなっているため、第１のメモリ（２ａ）出力
のタイミング長さデータは更新される。また、第２のカ
ウンタ（１ｂ）出力は第２のメモリ（２ｂ）のアドレス
にもなっているため、第２のメモリ（２ｂ）に記憶され
ている波形データも更新されろ。

〔発明の効果〕

この発明は以上説明したとおり、出力したいタイミング
の長さデータと波形データを別々のメモリに記憶するこ
とによって、メモリの容量を減らすことができろ。この
効果は長周期のタイミングを高い精度で出力したい場合
特に有効である。

また、長さを変えずに波形を変えたい場合や。

波形を変えずに時刻を変えたい場合、その変更がきわめ
て容易に行えるという効果もある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す図、第２図は波形例
を示す図、第３図、第４図はメモリ内容の例を示す図、
第５図は従来のタイミング信号発生装置を示す図、第６
図は波形例を示す図、第７図はメモリ内容の例を示す図
である。 図において、（１）はカウンタ、（２）はメモリ、（３
）は比較器である。またｘ８〜Ｘ、、Ｔ１〜Ｔ、は各部
の信号を示すための符号である。 なお、各図中同一符号は同−又は相当部分を示す。　　
　　　代理人　　大　岩　増　雄第　　１　　図 １＾ Ｆ　　ジ　々　５　λ　−戸　−− 第３図 第牟図 第Ｓ図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. カウント数をプリセット可能でカウント終了時刻で論理
   “１”の信号を出力する第１のカウンタと、前記第１の
   カウンタのプリセットデータを記憶する第１のメモリと
   、出力タイミングの波形データを記憶する第２のメモリ
   と、前記第１のカウンタ出力が論理“１”のときカウン
   トし、カウント内容を前記第１及び第２のメモリのアド
   レスとして出力する第２のカウンタと、前記第１のカウ
   ンタ出力が論理“１”のとき、前記第１のカウンタをプ
   リセットする手段とを備えたことを特徴とするタイミン
   グ装置。