JPH0219490B2

JPH0219490B2 -

Info

Publication number: JPH0219490B2
Application number: JP57194012A
Authority: JP
Inventors: Takatomo Ishigaki
Original assignee: Pentel Co Ltd
Current assignee: Pentel Co Ltd
Priority date: 1982-11-05
Filing date: 1982-11-05
Publication date: 1990-05-02
Also published as: JPS5983281A

Description

【発明の詳細な説明】本発明は、タブレツト入力装置に係り、とく
に、入力ペンの出力信号に対するしきい値或いは
走査信号のレベルを変化させて所定数の検出信号
を抽出しこの検出信号に基づいて座標情報を発生
させるタブレツト入力装置に関する。

タブレツト入力装置は、文字・図形のデータ入
力や項目データの入力装置として、その操作が容
易であり、又価格が安価であることから、新聞・
雑誌の編集、在庫管理等に近年盛んに利用されて
いる。このタブレツト入力装置の動作を例えば静
電結合型を例にとつて説明すると、第１図に示す
如く、タブレツト１の直交二方向にＸ，Ｙ電極群
X₁〜Xn，Y₁〜Ymが配設されており、このタブ
レツト１上に載置した文字シート５０には、前記
電極群の各交叉部分に対応して文字毎に区画され
たキーセグメントKS或いは複数の交叉部分に亘
る拡大キーセグメントLKSが形成されている。
前記Ｘ，Ｙ電極群X₁〜Xn，Y₁〜Ymには、各々
Ｘ，Ｙ電極駆動回路（第７図参照）から順次走査
パルスが印加されるようになつており、オペレー
タが文字シート５０の所望のキーセグメントKS，
LKSに入力ペン（第７図参照）を当接すると、
該入力ペンがタブレツト１の電極と容量結合して
前記走査パルスを検出し、検出タイミングから入
力ペンを当接したキーセグメントKS，LKSの座
標情報が得られるようになつている。

ところで、入力ペンがタブレツト１の電極と容
量結合した場合、該入力ペンは、当接したキーセ
グメントKS，LKSの電極だけでなく、隣接する
電極に印加された走査パルスも検出する。このた
め、従来から入力ペンの出力信号の内、所定のし
きい値SOを越えた信号のみを検出信号として扱
うようにしていた。具体的には、前記しきい値
SOを、入力ペンがキーセグメントKSの境界に当
接されたときの両側の電極Xj，X_j+1から誘起さ
れる検出信号レベルaj，aj＋１（aj＝aj＋１、第
４図参照）と同一になるように設定しており、ペ
ンタツチがどちらかのキーセグメントKSに片寄
つた場合aj＞SO＞aj＋１又はaj＜SO＜aj＋１と
なることを利用して、このしきい値SO以上の検
出信号を入力ペンに最も近い電極に印加された走
査パルスに係る最大レベルの検出信号としてい
た。けれども半固定抵抗等でしきい値を上記理想
的な値に設定することは、製品のバラツキや環境
条件の変化があるため、極めて困難であるととも
に調整に時間を要し、また経年変化等でしきい値
がSOより変動して上下にずれた場合、キーセグ
メントの境界近くで、座標検出が不可能になる。

そこで、かかる欠点を解決するため、本願出願
人は、さきに、前記しきい値を可変とし、しきい
値を段階的に変化させて入力ペンの出力信号の選
別を行ない最大レベルの検出信号を抽出出来るよ
うにした発明を出願した（特願昭56−135837号、
特願昭56−135838号）。この発明では、例えば第
１図のP1，P2，P3にペンタツチした場合、ｘ方
向走査における入力ペンの増幅後の出力信号は
各々第２図〜第４図に示すようになるが、それぞ
れ信号選別用のしきい値を段階的に下げるとき、
しきい値Ｓ４，Ｓ３，Ｓ２で最大レベルの１つ又
は２つの検出信号を得ることができ最大レベルの
検出信号が１つのときは、その信号に基づき、２
つの場合はいずれか一方の信号に基づきＸ座標を
特定する。

しかし、上記発明にあつては、タブレツトの最
外周、即ち、例えばＸ座標＝１のキーセグメント
KSについて見ると、入力領域の限界点Ｐ４にペ
ンタツチされたとき入力ペン出力が第５図に示す
如くなり、しきい値Ｓ２で最大レベルの１つの検
出信号が得られ、これに基づきＸ座標（＝１）が
特定されるのと同様に、入力領域外の点Ｐ５にペ
ンタツチされた場合でも検出信号が１つになるレ
ベルＳ１まで自動的にしきい値が下げられ、やは
りＸ座標（＝１）が出力されてしまう（第６図参
照）。このためオペレータが、原稿読取り、ペー
ジ送り或いは休止などで、入力ペンを持つた手を
タブレツト周縁に置いた際に入力ペンの先がタブ
レツト外周部に触れると、最外周キーセグメント
にペンタツチしたと同様の誤入力をするおそれが
あり、また、図形入力の際、入力ペンの軌跡が最
外周キーセグメントを離れ外側に弧を描いたとし
ても、これを最外周キーセグメントへの入力、即
ち直線が描かれたものとして座標入力される恐れ
があつた。

本発明は、斯様な欠点に鑑みなされたものであ
り、走査パルスレベル或いはしきい値レベルを上
下させて最大レベルの検出信号を抽出するタブレ
ツト入力装置において、タブレツト最外周キーセ
グメントの外側にダミー電極を設け、このダミー
電極に係る座標データを発生したときはこれを無
効データとすることにより、キーセグメントの不
検出領域をなくして確実にデータ入力が出来るよ
うにすると同時に、タブレツト外周部での誤入力
をなくし、信頼性及び操作性を向上させたタブレ
ツト入力装置を提供することを、その目的とす
る。

本発明は、Ｘ，Ｙ電極群及びこれらＸ，Ｙ電極
群の外側に設けたダミー電極を有するタブレツト
と、該タブレツトに当接して座標入力を行なう入
力ペンと、前記タブレツトの各電極に走査信号を
印加する手段と、前記入力ペンの出力信号に対す
るしきい値或いは前記走査信号のレベルを変えて
該入力ペンの出力信号の中から所定数の検出信号
を抽出し、この検出信号に基づき入力ペンが当接
された座標情報を発生する手段と、この座標情報
が前記ダミー電極に係るとき当該座標情報を無効
とする手段とを備えたことにより、前記目的を達
成しようとするものである。以下、本発明の一実
施例を第７図乃至第１６図に基づいて説明する。

第７図は、本発明に係るタブレツト入力装置の
全体的構成を示すブロツク図である。図に於て、
文字シート５０（第９図参照）が載置されたタブ
レツト１００のｘ軸方向及びＹ軸方向に絶縁基板
１００Ａ（第９，１０図参照）を挾んで各々ｎ，
ｍ本のＸ，Ｙ電極群X₁〜Xn，Y₁〜Ymが配列さ
れている。これらのＸ，Ｙ電極の外側には、更
に、Ｘダミー電極X₀，Xn＋１、Ｙダミー電極
Y₀，Ym＋１が設けられており、これらの各電極
で構成されたＸ，Ｙ電極群の一端には、順次走査
パルスを印加する電極駆動回路２，３が接続され
ている。文字の指定を行なうため、オペレータが
操作する入力ペン４には、タブレツト１への当接
で動作するペンスイツチ４Ａが内蔵されており、
このペンスイツチ４Ａが閉じると、制御回路５が
働き、発振器６に接続されたリングカウンタ７の
計数動作が開始されるようになつている。このリ
ングカウンタ７の計数値は、制御回路５でＸ又は
Ｙ側に切換制御されるゲート８を介して一周期を
単位として前記電極駆動回路２又は３へ送出され
る。そして、この電極駆動回路２又は３は、リン
グカウンタ７から送られる計数値を符号変換し、
前記タブレツト１００内のＸ，Ｙ電極群X₀〜Xn
＋１，Y₀〜Ym＋１へ順次走査パルスを印加する
（第８図参照）。

各Ｘ電極X₁〜Xn，Ｙ電極Y₁〜Ymの交点上の
文字シート５０に、文字毎に区画されたキーセグ
メントKS，LKS（第９図参照）が設けられてお
り、前記入力ペン４の当接されたキーセグメント
KSに係る電極に走査パルスが印加されると、こ
の入力ペン４とタブレツト１００の電極との容量
結合により、該走査パルスの検出が行なわれるよ
うになつている。この信号は、入力ペン４の出力
側に接続された増幅器９で増幅されたのち、コン
パレータ１０の一方の入力端子へ送出される。こ
のコンパレータ１０の他方の入力端子は、しきい
値切換回路としてのＤ−Ａコンバータ１１と接続
されている。このＤ−Ａコンバータ１１は、前記
制御回路５から送られるしきい値指定信号（デイ
ジタル信号）に基づき、このデイジタル信号に対
応するアナログ信号を発生し、前記コンパレータ
１０へ所定のしきい値電圧を出力する機能を有し
ている。これを更に詳述すると、前記Ｄ−Ａコン
バータ１１は、制御回路５の指定によつて、例え
ば、第１１図に示すように段階的にレベルが高く
なる複数個のしきい値電圧Ｓ１〜Ｓ４を発生出来
るようになつている。

前記コンパレータ１０の出力は整形回路１２を
介して、ゲート１３及び判別手段１４内の計数回
路１５へ送られる。この計数回路１５は、Ｘ電極
群X₀〜Xn＋１又はＹ電極群Y₀〜Ym＋１の一方
の電極群が一巡走査される間に、前記コンパレー
タ１０により、所定のしきい値レベル以上の検出
信号として選別された検出信号をカウントする機
能を有し、この計数値は、該計数回路１５の出力
側に接続された判別回路１６へ送られるようにな
つている。この判別回路１６は、一方の電極群が
走査が一周期終了した時点で、前記計数回路１５
の出力である計数値が「２」以上のとき（例えば
第１１図においてしきい値がＳ２であるとき）検
出未了信号、「１」のとき（同じくＳ３のとき）
検出終了信号を前記制御回路５へ送出するように
構成されている。また、しきい値を１段上昇した
ときに前記計数値が「２」から「０」へ変化した
場合には（例えば第１２図においてしきい値をＳ
２からＳ３へ変化させたとき）しきい値戻し信号
を制御回路５へ送出するようになつている。

前記制御回路５は、上記判別手段１４の出力に
基づき前記しきい値の切換制御を行なうととも
に、一の電極群を再走査せしめる機能を有する。
即ち、前記制御回路５は、前記ペンスイツチ４Ａ
が閉じると、まず、最小レベルのしきい値Ｓ１を
指定して、タブレツト１００の一方の電極群を走
査せしめ、前記判別回路１６からの検出終了信号
が入力されるまでしきい値を１段ずつ上昇させる
とともに、該電極群を再走査させるようになつて
いる。そして、判別回路１６から検出終了信号が
入力されると、次にしきい値を固定して後述する
データチエツク動作を行なう。これとは別に、前
記判別回路１６からしきい値戻し信号が入力され
た場合には、後述するように制御回路５はしきい
値を一段下げて当該電極群を再走査し（このとき
コンパレータ１０は２個の検出信号を出力する）
座標検出を行なわしめるとともに、次に、後述す
るデータチエツク動作を行なうようになつてい
る。

一方、前記ゲート１３は、データチエツク動作
が開始されるまでは制御回路５によつてラツチ回
路１７側に切換接続されるようになつている。従
つて、このラツチ回路１７は、ゲート１３を介し
て検出信号が入力される度に、リングカウンタ７
の計数値をラツチするが、最終的には、最後にラ
ツチしたデータを出力することになる。具体的に
言うと、前記判別回路１６が制御回路５へ検出終
了信号を出力した場合には、前記ラツチデータは
最大レベルの検出信号に係る電極（入力ペン４の
当接部位に最も近い電極）位置の座標データであ
り、これは入力ペン４で指定されたキーセグメン
トKSのデータである。また、判別回路１６がし
きい値戻し信号を出力したときは、或るしきい値
Ｓ（ｌ）とＳ（ｌ＋１）との間に最大レベルの検出
信号が２つ存在する場合であるが、このとき前記
ラツチデータは後に検出された検出信号（第４図
のa4参照）に係る電極位置の座標データとなる。
例えば、複数の入力領域に亘り１項目を表示した
拡大キーセグメントLKS内の電極間中央位置に
入力ペン４が当接されたとき（第１図のP3、第
９図のP10参照）、当該両電極のどちらに印加さ
れた走査パルスを検出しても当該拡大キーセグメ
ントLKSのデータとなる。

上述のようにして座標データのラツチが終了す
ると、次に制御回路５はゲート１３をコンパレー
タ１８側へ切換接続し、データチエツク動作を行
なう。即ち、制御回路５の働きで、再度前記電極
群に走査パルスが一巡印加され、前述と同様にし
てしきい値レベルを越えた検出信号がゲート１３
を介してデータコンパレータ１８へ送られる。こ
のデータコンパレータ１８は、検出信号が入力さ
れるとそのタイミングにおけるリングカウンタ７
の計数値と前記ラツチ回路１７のラツチデータと
の比較を行ない一致したとき、一致信号を出力す
るようになつている。データチエツクは前記判別
回路１６が検出終了信号またはしきい値戻し信号
を出力した場合に行なわれるが前記判別回路１６
が検出終了信号を出力した場合、データコンパレ
ータ１８には前記データラツチを行なつた検出信
号と同一の電極に係る１個の最大レベルの検出信
号のみが比較タイミング信号として入力され、従
つて、比較タイミングにおけるリングカウンタ７
の計数値と前記ラツチ回路１７のラツチデータが
一致し、当該データコンパレータ１８は一致信号
を出力する。

一方、判別回路１６がしきい値戻し信号を出力
した場合、データコンパレータ１８には、しきい
値Ｓ（ｌ）とＳ（ｌ＋１）との間に存在する略同レ
ベルの２つの最大レベルの検出信号が入力され
る。このとき、前の検出信号が入力されたときに
は、そのタイミングにおけるカウンタ７の計数値
とラツチ回路１７のラツチデータとは不一致であ
り、一致信号の出力はなされない。しかし、後の
検出信号が入力されたときには、そのタイミング
におけるカウンタ７の計数値とラツチ回路１７の
ラツチデータが一致するため、データコンパレー
タ１８は一致信号を出力する。前記コンパレータ
１８の出力である一致信号は、ゲート１９を介し
て信号として外部に設けられたCPU
等には送出されるようになつている。そして当該
CPU側は、信号を受けたタイミング
における前記ラツチ回路１７のラツチデータ出力
DATAを雑音等の影響を受けない正しい座標デ
ータとしてとり込む。

前記コンパレータ１８の出力側には、ゲート１
９が接続されている。このゲート１９は、ラツチ
回路１７にラツチされたデータがＸ又はＹダミー
電極に係る場合に前記コンパレータ１８の一致信
号出力を阻止し座標情報出力を無効とするための
アドレス照合手段２０により制御される。このア
ドレス照合手段２０は、ゲート２１を介して前記
カウンタ７の計数値を入力する一致検出回路２
２，２３と、これらの一致検出回路２２，２３の
各々に接続されたＸ，Ｙダミーアドレスメモリ２
４，２５とから成る。前記ゲート２１は、制御回
路８と同期してＸ又はＹ側に切換制御されるよう
に成つている。また、Ｘダミーアドレスメモリ２
４は、Ｘ＝０、ｎ＋１のＸダミーアドレスを記憶
するとともに、該アドレスを一致検出回路２２へ
出力する。一方、Ｙダミーアドレスメモリ２５
は、Ｙ＝０，ｍ＋１のアドレスを記憶し該アドレ
スを一致検出回路２３へ出力している。このよう
に構成されたアドレス照合手段２０の機能を、例
えばＸ電極群に関し説明すると、このときゲート
２１は一致検出回路２２側に接続され、リングカ
ウンタ７の計数値がＸダミーアドレスメモリ２４
に記憶されたＸダミー電極X₀又はXn＋１に係る
データと一致したときだけOR回路２６を介して
前記ゲート１９へゲート閉信号を制御信号として
送出する。ゲート１９は、この制御信号により閉
となり、前記コンパレータ１８から一致信号が入
力されても信号出力を行なわないよ
うになつている。従つて、例えば入力ペン４がタ
ブレツト１００の最外周キーセグメントKSに於
て、第９図のP6〜P9の各点に当接されたとき、
入力ペン４の増幅後の出力は第１１図〜第１４図
に示す如く成る。この結果P7を境としてそれよ
り内側へのペンタツチはキーセグメントKS（Ｘ＝
１，Ｙ＝ｉ）に係る座標データが出力されるが、
外側へペンタツチされたときは、前記Ｘダミー電
極X₀に印加された走査パルスに係る入力ペン４
の増幅後の出力信号が最大レベルの検出信号とし
て抽出され、前記ラツチ回路１７に計数値（０）
がラツチされ、かつ、データチエツク動作により
データコンパレータ１８から信号が
出力されてもこの信号がゲート１９で阻止される
ため該ラツチ回路１７のラツチデータは無効とな
り、CPU等に採り込まれないようになつている。
Ｙ座標に関しても全く同様である。なお、このデ
ータ無効処理はCPU側で行なうようにしてもよ
い。

３０は、当該ペンタツチがタブレツト１００の
最外周キーセグメントKSの入力範囲外へのもの
であることをオペレータに警告するためのエラー
検出回路である。このエラー検出回路３０は、第
１５図に示す如く、前記ペンスイツチ４Ａの出力
である信号を反転して入力する単安定マル
チバイブレータ２７と、単安定マルチバイブレー
タ２７の出力をＳ端子に、前記ゲート１９の
DATASTB信号を反転してＲ端子に入力するセ
ツト−リセツトフリツプフロツプ（以下「Ｒ−
SF／Ｆ」と略す。）２８と、このＲ−SF／Ｆ２
８のＱ端子出力及び前記ペンスイツチ４Ａの
PSW出力を入力するNAND回路２９とから成
る。前記ペンスイツチ４Ａは第１６図に示すよう
に入力ペン４がタブレツトに当接押下されている
間ロー信号になる信号を出力するようにな
つており、入力ペン４のペンタツチ動作で前記単
安定マルチバイブレータ２７が単パルスを出力
し、予めリセツト状態にあるＲ−SF／Ｆ２８を
セツトする。入力ペン４が正しく文字シートの入
力範囲内に当接された場合、前記ペンダウンから
或る時間遅れてゲート１９から信号
が出力される。この信号は、ロー信
号として出力されるように成つており、前記Ｒ−
SF／Ｆ２８をリセツトする。その後、入力ペン
４がペンアツプされると信号はハイとなり、
この間NAND回路２９の出力である信
号はハイを維持する。これとは別に、ペンタツチ
後、前記信号出力がないと、ペンタ
ツチ時点でセツトされたＲ−SF／Ｆ２８がリセ
ツトされない為、ペンアツプの際NAND回路２
９の二つの入力がともにハイとなり従つて該
NAND回路２９の信号はローとなる。
このローレベルの信号に基づき、ラン
プ、画面表示又はブザーなどで警告を行なうよう
になつている。

前述したようにして、ｘ，ｙ座標の内、一方の
座標データの出力が終了すると、前記制御回路５
はゲート８，２１を前回とは逆側へ切換えるとと
もに、前述と全く同様にして他方の座標データの
送出を行なう。

尚、電極の走査はオペレータの動作速度に比し
て極めて高速でなされるため、同じ電極群の走査
が繰返されても、オペレータの入力操作に支障と
なることはない。

この実施例によれば、タブレツト最外周のキー
セグメントが非入力エリアとの間に明確な境界を
持つので、誤入力の恐れがなく、信頼性の高い入
力装置が得られる。また、キーセグメント、拡大
キーセグメント内の不検出領域がなくなり、入力
ペンの当接位置にかかわらず、常に確実に座標入
力を行なうことができるので、操作性の向上を図
ることができると同時に、タブレツトを変更する
ことなく、文字シートの自由なレイアウトが可能
となるためオペレータの要望や使用条件に合つた
装置とすることができる。また、従来のように、
しきい値を設定するための調整・保守が不要とな
るので、装置の製造等が容易になる。更に、頁式
の情報シートを用いる情報入力を行なう場合に
も、個別的なしきい値の調整等が不要となり、構
成を簡単にできるとともに保守が容易になり、か
つ、装置を多日的に使用することができる。

尚、上記実施例に於ては、コンパレータのしき
い値を段階的に上昇させるように構成したが、本
発明は何らこれに限定されるものではなく、段階
的に低下させるようにしてもよく、さらに２分割
法（特許願昭56−135838参照）で漸近的に収束さ
せるようにしてもよい。また、コンパレータのし
きい値は固定とし、Ｄ−Ａコンバータ等で段階的
に変化するアナログ電圧を発生させ、このアナロ
グ電圧を電極駆動回路の出力段の動作電源として
用い、各電極に印加する走査パルス波高値を変化
させて、前記最大レベルの検出信号の抽出を行な
うようにしてもよい。また、前記ダミー用の電極
も必要な箇所だけに設けてもよい。

また、文字シートについても、キーセグメント
KS相互間に段部を設けてもよい。

以上のように本発明によれば、キーセグメント
内での不検出領域をなくしたにも拘わらず、タブ
レツト最外周のキーセグメントの非入力領域との
間に明確な境界を持たすことができ、信頼性、操
作性の向上を図ることができる。

【図面の簡単な説明】

第１図は従来のタブレツトを示す平面図、第２
図乃至第６図は各々増幅後の入力ペン出力波形と
検出信号を選別するしきい値を示す説明図、第７
図は本発明の一実施例に係るタブレツト入力装置
の全体的ブロツク図、第８図は走査パルスを示す
説明図、第９図は第７図のタブレツトを示す部分
平面図、第１０図は第９図のＸ−Ｘ線に沿つた縦
断面図、第１１図乃至第１４図は増幅後の入力ペ
ン出力を示す線図、第１５図はエラー検出回路の
構成を示すブロツク図、第１６図は第１５図の動
作を示すタイミングチヤートである。 X₁〜Xn……Ｘ電極、X₀，Xn＋１……Ｘダミ
ー電極、Y₁〜Ym……Ｙ電極、Y₀，Ym＋１……
Ｙダミー電極、１，１００……タブレツト、２，
３……電極駆動回路、４……入力ペン、５……制
御回路、１０……コンパレータ、１１……Ｄ−Ａ
コンバータ、１４……判別手段、１７……ラツチ
回路、１８……データコンパレータ、２０……ア
ドレス照合手段。

Claims

【特許請求の範囲】

１Ｘ，Ｙ電極群及びこれらＸ，Ｙ電極群の外側
に設けたダミー電極を有するタブレツトと、この
タブレツトに当接して座標入力を行なう入力ペン
と、前記タブレツトの各電極に走査信号を印加す
る手段と、前記入力ペンの出力信号に対するしき
い値あるいは前記走査信号のレベルを変えて該入
力ペンの出力信号の中から所定数の検出信号を抽
出し、この検出信号に基づき入力ペンが当接され
た座標情報を発生する手段と、この座標情報が前
記ダミー電極に係るとき当該座標情報を無効とす
る手段とを備えたことを特徴とするタブレツト入
力装置。