JPH0340858B2

JPH0340858B2 -

Info

Publication number: JPH0340858B2
Application number: JP59012731A
Authority: JP
Priority date: 1984-01-26
Filing date: 1984-01-26
Publication date: 1991-06-20
Also published as: JPS60157621A

Description

【発明の詳細な説明】〔発明の属する分野〕本発明は、タブレツト入力装置に係り、とくに
１回の信号検出ペン当接に関しその座標検出を少
なくとも２度行なつてその結果を照合し、検出結
果の有効、無効を判定するタブレツト入力に関す
る。

〔従来技術とその問題点〕

タブレツト入力装置では、通常、雑音等による
誤動作を防ぐため、その座標検出を少なくとも２
度行ない、その結果が一致したときその検出座標
を有効なものとしてその後の処理を行なうように
している（特公昭53−37163参照）。しかし、従来
の装置、例えば静電結合方式のタブレツトでは、
電極と電極の境界にペンタツチがなされた時など
のように、検出パルスの波高がしきい値より僅か
に高い状態にあると、例えばペン先の僅かな移動
や、シートの凹みの僅かな変動等によつて、デー
タチエツクのための座標検出動作の際、その検出
パルスの波高値がしきい値より低くなつて、座標
再検出が的確に行なわれないということがあり、
特にしきい値を変化させながら座標検出を行なう
装置（特願昭56−135839、特願昭56−135838参
照）では、そのしきい値が検出パルスの波高に近
づくように制御されるためその傾向が強かつた。

〔発明の目的〕

本発明は、上記従来技術の不都合に鑑みなされ
たものであり、データチエツク時の座標検出を的
確に行なうことのできるタブレツト入力装置を提
供することを、その目的とする。

〔発明の概要〕

このため、本発明では、１回のペン当接に関し
その座標検出を少なくとも２度行なつてその結果
を照合し、検出結果の有効、無効を判定するタブ
レツト入力装置において、データチエツク時の座
標検出の際にしきい値をデータラツチ時の座標検
出の際のしきい値より稍低くするように、しきい
値指定信号を送出する制御回路と、このしきい値
指定信号に基づきしきい値の切換を行なうしきい
値切換回路とを装備するという構成を採用し、こ
れによつて、前記目的を達成しようとするもので
ある。

〔発明の実施例〕

以下、本発明の一実施例を第１図乃至第６図に
基づいて説明する。

第１図は、本発明に係るタブレツト入力装置を
示す電気的ブロツク図である。図に於て、１はＸ
電極群X₁〜Xn、Ｙ電極群Y₁〜Ynが配設された
タブレツトである。このタブレツト１に入力ペン
４が当接されると、ペンスイツチ４Ａが閉じ、制
御回路２０の働きにより、カウンタ７が作動し、
このカウンタ７の計数値がゲート８を介してＸ電
極駆動回路２又はＹ電極駆動回路３へ送られ、各
Ｘ電極X₁〜Xn又はＹ電極Y₁〜Ynの走査が行な
われるようになつている。入力ペン４は、タブレ
ツト１との容量結合により、前記走査パルスを検
出し、その出力信号を増幅器９を介してコンパレ
ータ２１の一方の入力端子へ送出する。このコン
パレータ２１の他方の入力端子は、しきい値切換
回路としてのＤ−Ａコンバータ２２と接続されて
いる。このＤ−Ａコンバータ２２は、前記制御回
路２０から送られるしきい値指定信号（デイジタ
ル信号）に基づき、このデイジタル信号に対応す
るアナログ信号を発生し、前記コンパレータ２１
へ所定のしきい値電圧を出力する機能を有してい
る。これを更に詳述すると、Ｄ−Ａコンバータ２
２は、制御回路２０の指定で第２図に示すよう
に、前記増幅器９の最小出力レベルQminから最
大出力レベルQmaxの間を２・Ｋ（Ｋ＝１、２、
…）等分割した値に設定されたしきい値電圧と、
後述するようにこれらのしきい値電圧よりΔs分
だけ低いしきい値電圧とを切換発生するようにな
つている。

前記コンパレータ２１の出力は整形回路１１を
介して、ゲート１２及び計数器２３へ送られる。
この計数器２３は、Ｘ電極群X₁〜Xn又はＹ電極
群Y₁〜Ynの一方の電極群が一巡走査される間
に、前記コンパレータ２１により、しきい値レベ
ル以上の検出信号として選別された検出信号をカ
ウントする機能を有し、この計数値は前記制御回
路２０へ送られるようになつている。そして、こ
の制御回路２０は、計数器２３の計数値が「１」
以外のとき、該計数値に応じて、前回とは異なる
しきい値指定信号をＤ−Ａコンバータ２２へ送
り、コンパレータ２１のしきい値レベルを上・下
させるとともに、前回と同一の電極群を再走査せ
しめるようになつている。この動作を同一電極群
の一周期の走査によつてコンパレータ２１から出
力される検出信号が１つ（計数器２３の計数値が
「１」）になるまで繰返すことにより、最大レベル
の検出信号を得ることができる。この最大レベル
の検出信号は、入力ペン４の当接部位に最も近接
した電極（入力ペン４で指定されたキーセグメン
ト）の走査パルスによるものである。そして、最
大レベルの検出信号を得た場合、制御回路２０
は、次にデータチエツクを行なうため、該最大レ
ベルの検出信号を得た際のしきい値より僅かに低
いしきい値に設定されるよう、しきい値指定信号
をＤ−Ａコンバータ２２へ送り、コンパレータ２
１のしきい値レベルを可変せしめるのである。

なお、このしきい値レベルの可変動作の詳細は
後に説明する。

前記ゲート１２は、上記した最大レベルの検出
信号の選別作業が終了するまで、制御回路２０に
よつてラツチ回路１３側に切換接続されるように
なつている。従つて、このラツチ回路１３は、ゲ
ート１２を介して検出信号が入力される度に、カ
ウンタ７の計数値をラツチするが、最終的には、
最大レベルの検出信号が入力されたタイミングに
おけるカウンタ７の計数値をラツチすることとな
る。このラツチ回路１３でラツチされたデータ
は、前述したように入力ペン４の当接部位に係る
位置データである。上記した最大レベルの検出信
号の選別動作、すなわち、データラツチ動作が終
了すると、データチエツクのため、前記制御回路
２０はしきい値レベルを上述したように僅かに低
くし、ゲート１２をコンパレータ１４側に切換え
るとともに、当該電極群を再走査する。これによ
り、検出信号がゲート１２を介してコンパレータ
１４に比較タイミング信号として入力され、該コ
ンパレータ１４は検出信号が入力されたタイミン
グにおけるカウンタ７の計数値と前記ラツチ回路
１３の出力データを比較し、一致した場合に一致
信号を出力するようになつている。従つて、コン
パレータ１４が一致信号を出力した際の前記ラツ
チ回路１３の出力データが正しい座標データとし
てコンピユータ本体等（不図示）へ出力されるこ
ととなる。

前述したコンパレータ２１のしきい値レベルの
可変動作は次のように行なわれるようになつてい
る。

尚ここで、データラツチの際のしきい値は、増
幅器９の出力レベル幅、Qmax〜Qminの間を８
等分割するレベルS₁〜S₈（第２図参照）であると
し、入力ペン４の当接部位に係るＸ座標データを
検出する場合を例にとる。

まず、制御回路２０は、走査パルスを印加する
前に、S₅＝（Qmax−Qmin）・１／２のしきい値レベルを指定する。そして、ゲート８をＸ電極駆動回
路２側に接続し、カウンタ７の計数動作を開始さ
せ、各Ｘ電極X₁〜Xnに順次走査パルスを印加す
る。このとき、入力ペン４によつて検出される信
号が、入力ペン４の当接位置又は状態によつて第
２図の１乃至第４図の１のようになると、それぞ
れ前記計数器２３によつて計数される値は、
「１」、「２」、「０」となる。すなわち、第２図の
１は、入力ペン４がキーセグメントKS（ｘ＝ｉ）
の略中央に当接された場合（第５図のP₁参照）
の増幅器９の出力を示し、しきい値S₅を越える検
出信号は唯１つとなる（第２図の２参照）。この
検出信号aiは、入力ペン４の当接部位の電極Xi
に印加された走査パルスによるものである。この
とき、前記制御回路２０には計数器２３より
「１」が入力され、最大レベルの検出信号の選別
が終了したことが判るので、続いてデータチエツ
ク動作に入る。

一方、第３図の１は、入力ペン４がキーセグメ
ントKSの境界近くに当接された場合（第５図の
P₃参照）であり、しきい値S₅を越える信号が２
つある（第３図２参照）。このとき計数値「２」
が制御回路２０に送出されるので、該制御回路２
０はしきい値を上げてS₇＝（Qmax−Qmin）・3/4
のしきい値レベルを指定し、再びＸ電極群に走査
パルスを印加する。今度は、しきい値S₇を越える
検出信号は１つであり（第３図３参照）従つて計
数値は「１」となり、前述と同様に最大レベルの
検出信号の選別が終了する。この検出信号は入力
ペン４により近い電極Xi（入力ペン４で指定され
たキーセグメントKS）に印加された走査パルス
によるものである。

第４図の１は何らかの事情で全体的な検出レベ
ルが低下した場合でありしきい値S₅を越える検出
信号が０である（第４図２参照）。このとき計数
値「０」が制御回路２０に入力されるので、該制
御回路２０はしきい値を下げて S₃＝（Qmax−Qmin）・１／４を指定し、再度Ｘ電極群に走査パルスを印加する。すると、しきい値
S₃を越える検出信号が１つあり（第４図３参照）、
従つて計数値「１」となり、前述と同様にして入
力ペン４で指定されたキーセグメントKS（ｘ＝
ｉ）に係る電極Xiに印加された走査パルスの検
出がなされる。

このように、或るしきい値に対し、計数器２３
の計数値が「２」以上のときはしきい値を上昇さ
せ、「０」のときはしきい値を下げて、しきい値
を漸近的に変化させることにより、最大レベルの
信号検出を行なうことができる。

以上のように、制御回路２０に計数器２３より
「１」が入力されると、最大レベルの検出信号の
選別、すなわちデータラツチが終了したことが判
るので、続いてデータチエツク動作に入る。この
とき、前記制御回路２０は、データラツチ時のし
きい値S_Lo（本実施例ではｎ＝１〜８）よりも僅か
ΔS低いしきい値S_Co（但しｎ＝１〜８）になるよ
うにＤ−Ａコンバータ２２にしきい値指定信号を
出力する。すなわち、データチエツク時もデータ
ラツチ時と同様にしきい値が１〜８までの段階で
操作されるのであり、この段階は一般式 S_Co＝S_Lo−ΔS（例えばS_C1＝S_L1−ΔS）で求められ
るのである。これによつて例えば、データラツチ
時、H_Lであつた検出パルスP_Lの高さが、データ
チエツク時、高さH_Cになつたとしても、その時
の検出パルスP_Cはコンパレータを通過し、制御
回路２０はデータチエツク、即ち検出パルスP_L
に係る座標と検出パルスP_Cに係る座標の一致、
不一致を判断することができるようになる（第６
図参照）。

このようにして、Ｘ座標データに関する一連の
処理が行なわれると、次に制御回路２０はゲート
８をＹ電極駆動回路３側に接続し、Ｙ電極群の走
査を行なうとともに、前述と同様にしてＹ座標に
係る最大レベルの検出信号の選別を行なつた後、
データチエツクを行ない、入力ペン４の当接部位
に係るＹ座標データに関する一連の処理を行な
う。

なお、上述した実施例では、データラツチの際
にしきい値を可変する検出方式で説明を行なつた
が、本発明はこれに限ることはなく、データラツ
チの際のしきい値は固定のものであつてもよい。
また、本発明は容量結合方式だけに限らず電磁結
合方式など他の方式であつても適用可能である。

〔発明の効果〕

以上のように、本発明によると１回のペン当接
に関しその座標検出を少なくとも２度行なつてそ
の結果を照合し、検出結果の有効、無効を判定す
るタブレツト入力装置において、データチエツク
時の座標検出の際にしきい値をデータラツチ時の
座標検出の際のしきい値より稍低くするように、
しきい値指定信号を送出する制御回路と、このし
きい値指定信号に基づきしきい値の切換を行なう
しきい値切換回路とを備えるという構成を採用し
たので、データチエツク時の際の座標検出を的確
に行なうことができ、従来のもののように、正し
くペンタツチしているにも拘らず、エラーとされ
てしまうようなことのないタブレツト入力装置を
提供することができる。

【図面の簡単な説明】

第１図は本発明に係るタブレツト入力装置の一
実施例を示すブロツク図、第２図の１は第５図点
P₁にペンタツチしたときの検出信号の概略説明
図、第２図の２はその時しきい値をS₅とした場合
のコンパレータの動作図、第３図の１は、第５図
点P₃にペンタツチしたときの検出信号の概略説
明図、第３図の２，３は各々その時しきい値を
S₅、S₇とした場合のコンパレータの動作説明図、
第４図の１は全体的な検出レベルが低下したとき
の検出信号の概略説明図、第４図の２，３は各々
その時しきい値をS₅、S₃とした場合のコンパレー
タの動作説明図、第５図はタブレツトの部分平面
図、第６図はデータラツチの際とデータチエツク
の際のしきい値及び検出信号の推移の一例を示す
概略説明図である。２０……制御回路、２２……しきい値切換回路
としてのＤ−Ａコンバータ。

Claims

【特許請求の範囲】

１１回のペン当接に関しその座標検出を少なく
とも２度行なつてその結果を照合し、検出結果の
有効、無効を判定するタブレツト入力装置におい
て、データチエツク時の座標検出の際にしきい値
をデータラツチ時の座標検出の際のしきい値より
稍低くするように、しきい値指定信号を送出する
制御回路と、このしきい値指定信号に基づいてし
きい値の切換を行なうしきい値切換回路とを装備
したことを特徴とするタブレツト入力装置。