JPH0219621B2 - - Google Patents
Info
- Publication number
- JPH0219621B2 JPH0219621B2 JP58233123A JP23312383A JPH0219621B2 JP H0219621 B2 JPH0219621 B2 JP H0219621B2 JP 58233123 A JP58233123 A JP 58233123A JP 23312383 A JP23312383 A JP 23312383A JP H0219621 B2 JPH0219621 B2 JP H0219621B2
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- electrode
- layer
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法、詳しくはアル
ミニウムの下にバリアメタルを敷いて電極を形成
する方法に関するものである。
ミニウムの下にバリアメタルを敷いて電極を形成
する方法に関するものである。
(2) 技術の背景
半導体基板上に絶縁膜（二酸化シリコン膜、
SiO2膜）を設け、この絶縁膜に電極窓を開け、
この部分において例えばアルミニウム（Al）電
極で基板との接続をとることが行われる。
SiO2膜）を設け、この絶縁膜に電極窓を開け、
この部分において例えばアルミニウム（Al）電
極で基板との接続をとることが行われる。
最近は半導体集積回路の集積度が高められる傾
向にあり、それに対応して電極窓も微細に形成さ
れるようになつてきた。その結果種々の問題が経
験され、それらの対応策の１つとしてAl電極と
基板との接触を改善する目的でバリアメタルを
Alの下に敷く技術が開発された。
向にあり、それに対応して電極窓も微細に形成さ
れるようになつてきた。その結果種々の問題が経
験され、それらの対応策の１つとしてAl電極と
基板との接触を改善する目的でバリアメタルを
Alの下に敷く技術が開発された。
かかる技術を第１図の断面図を参照して説明す
ると、シリコン基板１の表面に設けられたSiO2
膜２に通常のエツチング技術によつて電極窓３を
開ける。次いで例えば白金（Pt）をスパツタに
よつて基板全面上に成長し、熱処理を行つて基板
１の表面をシリサイド化しPt−Si層４（図に×印
で示す）を作る。このPtがバリアメタルと呼称
されるものであつて、Ptの他にモリブデン
（Mo）が使われることもある。次いで、SiO2膜
２の上の余分のPtを除去し、引続き全面にAlを
蒸着しそれをパターニングしてAl電極５を形成
すると、Al電極とバリアメタルの合金層、すな
わちPt−Si層との間に良好な電気接触が得られ
る。
ると、シリコン基板１の表面に設けられたSiO2
膜２に通常のエツチング技術によつて電極窓３を
開ける。次いで例えば白金（Pt）をスパツタに
よつて基板全面上に成長し、熱処理を行つて基板
１の表面をシリサイド化しPt−Si層４（図に×印
で示す）を作る。このPtがバリアメタルと呼称
されるものであつて、Ptの他にモリブデン
（Mo）が使われることもある。次いで、SiO2膜
２の上の余分のPtを除去し、引続き全面にAlを
蒸着しそれをパターニングしてAl電極５を形成
すると、Al電極とバリアメタルの合金層、すな
わちPt−Si層との間に良好な電気接触が得られ
る。
(3) 従来技術と問題点
上記した技術を第２図を参照して更に説明す
る。第２図は半導体基板１の一部の平面図であ
り、同図以下において既に図示した部分と同じ部
分は同一符号を付して表示するとして、６はスク
ライブラインを示す。このスクライブラインの表
面は前記した熱処理によつてシリサイド化され、
表面にはPt−Si層が作られている。
る。第２図は半導体基板１の一部の平面図であ
り、同図以下において既に図示した部分と同じ部
分は同一符号を付して表示するとして、６はスク
ライブラインを示す。このスクライブラインの表
面は前記した熱処理によつてシリサイド化され、
表面にはPt−Si層が作られている。
従来技術においてAl電極５のパターニングの
ときにスクライブライン６の上のAlもエツチン
グ除去していた。その理由は後の工程で基板をス
クライブラインに沿つて切断して個々のチツプを
作るときにスクライブラインにAlが付着してい
ると切断の障害となるからである。
ときにスクライブライン６の上のAlもエツチン
グ除去していた。その理由は後の工程で基板をス
クライブラインに沿つて切断して個々のチツプを
作るときにスクライブラインにAlが付着してい
ると切断の障害となるからである。
Alのエツチングは塩素系のガスを用いるドラ
イエツチングである。Alのパターニングにおい
てスクライブライン上のAlがドライエツチング
で除去されるとき下地のシリサイド層もスパツタ
され、Ptの粒子が飛び散つてAl電極５の上に符
号７で示す如くに付着する。前記した如くドライ
エツチングは塩素系のガスを用いるので、Al電
極の上部にはHCl雰囲気が作られ、そうなると
Al電極のPt粒子７が付着したところでは局部的
にPt−Alの電池が作られることになり、Alが腐
食される現象が発生し、Al電極５に損傷を与え
ることが経験された。
イエツチングである。Alのパターニングにおい
てスクライブライン上のAlがドライエツチング
で除去されるとき下地のシリサイド層もスパツタ
され、Ptの粒子が飛び散つてAl電極５の上に符
号７で示す如くに付着する。前記した如くドライ
エツチングは塩素系のガスを用いるので、Al電
極の上部にはHCl雰囲気が作られ、そうなると
Al電極のPt粒子７が付着したところでは局部的
にPt−Alの電池が作られることになり、Alが腐
食される現象が発生し、Al電極５に損傷を与え
ることが経験された。
そこで本発明者は、従来技術の問題点を解決す
る手段として、さらに以下に説明する工程を試み
た。
る手段として、さらに以下に説明する工程を試み
た。
すなわち、電極窓の窓開きにおいて、スクライ
ブラインのところにはSiO2膜を残しておいた、
いいかえると電極窓の部分のみ基板シリコンを露
出した。
ブラインのところにはSiO2膜を残しておいた、
いいかえると電極窓の部分のみ基板シリコンを露
出した。
次いで全面にスパツタでPt膜を成長した。
次に450℃の温度で熱処理を行つた。
次いでPtを王水ボイルで除去すると、スクラ
イブラインの上のPtも除去された。
イブラインの上のPtも除去された。
全面にAlを付着し、その上にレジスト膜を形
成し、レジスト膜をパターニングし、塩素系のガ
スを用いるドライエツチングでAl電極を形成し
た。このドライエツチングにおいて、スクライブ
ラインの上にはPtは存在しないので、従来技術
に見られたPt粒子のAl電極への付着は発生しな
かつた。
成し、レジスト膜をパターニングし、塩素系のガ
スを用いるドライエツチングでAl電極を形成し
た。このドライエツチングにおいて、スクライブ
ラインの上にはPtは存在しないので、従来技術
に見られたPt粒子のAl電極への付着は発生しな
かつた。
この工程では電極窓以外のところにはPt−Si層
が形成されなかつた。この工程は工程数が少ない
利点があるが、最初のスクライブライン上に
SiO2を残して電極窓を窓開けする技術が難しい
ことが判明した。
が形成されなかつた。この工程は工程数が少ない
利点があるが、最初のスクライブライン上に
SiO2を残して電極窓を窓開けする技術が難しい
ことが判明した。
(4) 発明の目的
本発明は上記従来の問題に鑑み、半導体装置の
製造においてAlの下にバリアメタルを敷いて電
極を形成する方法において、Alの塩素系のガス
を用いるエツチングにおいてバリアメタル層（シ
リサイド層）が露出する部分がスパツタされて
Al電極上にバリアメタルが飛散付着し、Al−バ
リアメタルの局部電池が形成されAlの腐食が発
生することを防止しうる電極形成方法を提供する
ことを目的とするものである。
製造においてAlの下にバリアメタルを敷いて電
極を形成する方法において、Alの塩素系のガス
を用いるエツチングにおいてバリアメタル層（シ
リサイド層）が露出する部分がスパツタされて
Al電極上にバリアメタルが飛散付着し、Al−バ
リアメタルの局部電池が形成されAlの腐食が発
生することを防止しうる電極形成方法を提供する
ことを目的とするものである。
(5) 発明の構成
そしてこの目的は本発明によれば、半導体基板
上に絶縁膜を形成した後、該絶縁膜を選択的に除
去し、スクライブライン領域及びコンタクトホー
ルを形成する工程と、前記スクライブライン領域
及びコンタクトホールにバリアメタル層を形成す
る工程と、前記半導体基板表面に配線形成用のア
ルミニウム層を形成した後、前記スクライブライ
ン領域上及び配線となる領域上にレジスト膜を形
成し、塩素系のガスによるドライエツチングで、
前記配線形成用のアルミニウム層をパターニング
して、配線パターンを形成する工程と、前記配線
パターンをレジストで被覆した状態で該スクライ
ブライン領域上のアルミニウム層を除去する工程
とを有することを特徴とする半導体装置の製造方
法によつて達成される。
上に絶縁膜を形成した後、該絶縁膜を選択的に除
去し、スクライブライン領域及びコンタクトホー
ルを形成する工程と、前記スクライブライン領域
及びコンタクトホールにバリアメタル層を形成す
る工程と、前記半導体基板表面に配線形成用のア
ルミニウム層を形成した後、前記スクライブライ
ン領域上及び配線となる領域上にレジスト膜を形
成し、塩素系のガスによるドライエツチングで、
前記配線形成用のアルミニウム層をパターニング
して、配線パターンを形成する工程と、前記配線
パターンをレジストで被覆した状態で該スクライ
ブライン領域上のアルミニウム層を除去する工程
とを有することを特徴とする半導体装置の製造方
法によつて達成される。
(6) 発明の実施例
以下本発明実施例を図面を参照して説明する。
本発明の実施例においては、第３図ａに示され
る如く第１図を参照して説明した従来技術の場合
と同様にシリコン基板１の上のSiO2膜２を窓開
きし電極窓３を形成する。このとき図示しないス
クライブライン上も窓開きする。
る如く第１図を参照して説明した従来技術の場合
と同様にシリコン基板１の上のSiO2膜２を窓開
きし電極窓３を形成する。このとき図示しないス
クライブライン上も窓開きする。
次いで第３図ｂに示される如くシリコン基板１
の全面に白金（Pt）をスパツタで成長してPt膜
８を形成する。従つてスクライブラインの上にも
Pt膜が形成される。引続き450℃の温度で熱処理
するとシリコン基板１のPtと接する表面は合金
化され、Pt−Siのシリサイド層４（図には×印を
付して示す）が形成される。図示しないがスクラ
イブラインの表面にもシリサイド層が形成されて
いる。
の全面に白金（Pt）をスパツタで成長してPt膜
８を形成する。従つてスクライブラインの上にも
Pt膜が形成される。引続き450℃の温度で熱処理
するとシリコン基板１のPtと接する表面は合金
化され、Pt−Siのシリサイド層４（図には×印を
付して示す）が形成される。図示しないがスクラ
イブラインの表面にもシリサイド層が形成されて
いる。
次に王水ボイルで白金を除去する。しかし電極
窓の部分とスクライブラインの部分にはシリサイ
ド層がそのまま残る。
窓の部分とスクライブラインの部分にはシリサイ
ド層がそのまま残る。
次いでシリコン基板全面にAlを例えば蒸着で
付着する。引続き全面にレジスト膜を塗布形成
し、スクライブラインの上にはレジスト膜を残し
てAl電極の形成のためのパターニングをなし、
引続き塩素系のガスを用いるドライエツチングで
Al電極５を形成する。このときスクライブライ
ンの上にもAlが残るが、このようにスクライブ
ラインの上にレジスト膜を残しておくところが従
来技術と異なる。従来はスクライブラインの上の
レジストはパターニングのときに除去していたも
のである。
付着する。引続き全面にレジスト膜を塗布形成
し、スクライブラインの上にはレジスト膜を残し
てAl電極の形成のためのパターニングをなし、
引続き塩素系のガスを用いるドライエツチングで
Al電極５を形成する。このときスクライブライ
ンの上にもAlが残るが、このようにスクライブ
ラインの上にレジスト膜を残しておくところが従
来技術と異なる。従来はスクライブラインの上の
レジストはパターニングのときに除去していたも
のである。
次に再び全面にレジスト膜を塗布形成し、今度
はAl電極は覆いスクライブライン部を露出する
如くにこのレジスト膜をパターニングする。引続
きウエツトエツチングでスクライブライン上の
Alを除去すると、従来技術における如くPt粒子
の飛散およびそれのAl電極上への付着は全く発
生しない。
はAl電極は覆いスクライブライン部を露出する
如くにこのレジスト膜をパターニングする。引続
きウエツトエツチングでスクライブライン上の
Alを除去すると、従来技術における如くPt粒子
の飛散およびそれのAl電極上への付着は全く発
生しない。
上記した実施例はレジスト膜を２回塗布形成
し、それのパターニングを行わなければならない
が、すべての工程が制御性良く実施されうる利点
がある。
し、それのパターニングを行わなければならない
が、すべての工程が制御性良く実施されうる利点
がある。
(7) 発明の効果
以上詳細に説明した如く本発明によると、半導
体装置の製造においてバリアメタルをAlの下に
敷いて電極をドライエツチングで形成するに際し
て従来技術で経験されたバリアメタルの付着によ
るAl電極の局部腐食が全く発生することがない
ので、製造される半導体装置の信頼性向上に効果
大である。なお上記の例ではバリアメタルとして
Ptを用いたが、本発明はMoの如きその他のバリ
アメタルを用いる場合にも及ぶものである。
体装置の製造においてバリアメタルをAlの下に
敷いて電極をドライエツチングで形成するに際し
て従来技術で経験されたバリアメタルの付着によ
るAl電極の局部腐食が全く発生することがない
ので、製造される半導体装置の信頼性向上に効果
大である。なお上記の例ではバリアメタルとして
Ptを用いたが、本発明はMoの如きその他のバリ
アメタルを用いる場合にも及ぶものである。
第１図と第２図は従来技術により形成される
Al電極の断面図と平面図、第３図は本発明の方
法を実施する工程における電極窓部分の断面図で
ある。 １……シリコン基板、２……SiO2膜、３……
電極窓、４……Pt−Si層、５……Al電極、６…
…スクライブライン、７……Pt粒子、８……Pt
膜。
Al電極の断面図と平面図、第３図は本発明の方
法を実施する工程における電極窓部分の断面図で
ある。 １……シリコン基板、２……SiO2膜、３……
電極窓、４……Pt−Si層、５……Al電極、６…
…スクライブライン、７……Pt粒子、８……Pt
膜。
Claims (1)
- １ 半導体基板上に絶縁膜を形成した後、該絶縁
膜を選択的に除去し、スクライブライン領域及び
コンタクトホールを形成する工程と、前記スクラ
イブライン領域及びコンタクトホールにバリアメ
タル層を形成する工程と、前記半導体基板表面に
配線形成用のアルミニウム層を形成した後、前記
スクライブライン領域上及び配線となる領域上に
レジスト膜を形成し、塩素系のガスによるドライ
エツチングで、前記配線形成用のアルミニウム層
をパターニングして、配線パターンを形成する工
程と、前記配線パターンをレジストで被覆した状
態で該スクライブライン領域上のアルミニウム層
を除去する工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233123A JPS60124820A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233123A JPS60124820A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60124820A JPS60124820A (ja) | 1985-07-03 |
| JPH0219621B2 true JPH0219621B2 (ja) | 1990-05-02 |
Family
ID=16950114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58233123A Granted JPS60124820A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124820A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208169A (en) * | 1981-06-17 | 1982-12-21 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
1983
- 1983-12-09 JP JP58233123A patent/JPS60124820A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60124820A (ja) | 1985-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| JPH0563940B2 (ja) | ||
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0219621B2 (ja) | ||
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JP2503256B2 (ja) | パタ―ン形成方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPS6113375B2 (ja) | ||
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPS6362104B2 (ja) | ||
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPS6130418B2 (ja) | ||
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JPS62154759A (ja) | 半導体装置及びその製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH04269833A (ja) | 半導体装置 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 |