JPS5816545A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5816545A JPS5816545A JP56114445A JP11444581A JPS5816545A JP S5816545 A JPS5816545 A JP S5816545A JP 56114445 A JP56114445 A JP 56114445A JP 11444581 A JP11444581 A JP 11444581A JP S5816545 A JPS5816545 A JP S5816545A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring layer
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係シ、ＷＫ高信頼性多
層配線構造を有する半導体装置の製造方法に関する。
層配線構造を有する半導体装置の製造方法に関する。
近年、半導体装置の高密度化，高集積化に伴なって多層
配線構造が多用されている。多層配線を実現するにはス
ルーホール部において嬉ｌｊ一目の配線層と第２層目の
配線層との接続を確実にとることが一つの重要な課題と
なっている。
配線構造が多用されている。多層配線を実現するにはス
ルーホール部において嬉ｌｊ一目の配線層と第２層目の
配線層との接続を確実にとることが一つの重要な課題と
なっている。
一般に配線としてよく使われている金属はＡ１又はＡＪ
−８１ 、 ＡＪ−Ｃｕ−８１合金である。Ａ１又はＡ
１合金膜は酸素と化合し易く、表面は常に厚さ数十λか
ら百λ機度のＡ’ｔＯｓ（＃化アルミニウム）膜で覆わ
れていると考えられている。従って、スルーホール部κ
おいて第１層配線と第２層配線との接続を確実にとる為
には、上述のＡＪ，Ｏ，バリヤー膜を如何に除去し載面
に新らたなバリヤー膜が形成されないうちに第２層目の
配線層を形成するかがＭ要な点である。
−８１ 、 ＡＪ−Ｃｕ−８１合金である。Ａ１又はＡ
１合金膜は酸素と化合し易く、表面は常に厚さ数十λか
ら百λ機度のＡ’ｔＯｓ（＃化アルミニウム）膜で覆わ
れていると考えられている。従って、スルーホール部κ
おいて第１層配線と第２層配線との接続を確実にとる為
には、上述のＡＪ，Ｏ，バリヤー膜を如何に除去し載面
に新らたなバリヤー膜が形成されないうちに第２層目の
配線層を形成するかがＭ要な点である。
この問題に対して行なわれている従来の方法を第ｌ図に
従って説明する。第１図（ａ）は半導体基板ｌｌ上に絶
縁物層１２を設は九後、第゛１１一目の配線層ｌ３を形
成して、更にその上に層間絶縁膜１４を設けてから、レ
ジスト１５をマスクとしてスルーホール部１６をパター
ニングした状態を示したものである。
従って説明する。第１図（ａ）は半導体基板ｌｌ上に絶
縁物層１２を設は九後、第゛１１一目の配線層ｌ３を形
成して、更にその上に層間絶縁膜１４を設けてから、レ
ジスト１５をマスクとしてスルーホール部１６をパター
ニングした状態を示したものである。
次いで第１図（ｂ）に示すごとくレジスト、１５をマス
クとして層間絶縁膜１４をエツチング除去してスルーホ
ールを形成する。この時点で絶縁膜のエツチング方法が
湿式によるものであればエツチング藪了後の水洗によっ
てへ１表面にＡｊ、０ 、バリヤー鳩１７が形成される
。又、ＲＩＢ法の乾式エツチング時間法っても、λ１表
面層には空気中に出すことによってＡＪ−，０，／＜リ
ヤ一層が形成される。次に、レジスト除去後第１図（Ｃ
）に示す様に真空蒸着装置内においてＡＪ表面層をＡｒ
イオン等薔テパタタエッチングしてＡＪ、０．バリヤー
膜を除去した後、直ちに連続して第２層目の、４１配線
層を形成して第１図（ｄ）に示す様に２層配線を形成す
る。
クとして層間絶縁膜１４をエツチング除去してスルーホ
ールを形成する。この時点で絶縁膜のエツチング方法が
湿式によるものであればエツチング藪了後の水洗によっ
てへ１表面にＡｊ、０ 、バリヤー鳩１７が形成される
。又、ＲＩＢ法の乾式エツチング時間法っても、λ１表
面層には空気中に出すことによってＡＪ−，０，／＜リ
ヤ一層が形成される。次に、レジスト除去後第１図（Ｃ
）に示す様に真空蒸着装置内においてＡＪ表面層をＡｒ
イオン等薔テパタタエッチングしてＡＪ、０．バリヤー
膜を除去した後、直ちに連続して第２層目の、４１配線
層を形成して第１図（ｄ）に示す様に２層配線を形成す
る。
しかしながら上述の方法に依・れば、スルーホールを形
成後レジスト除去等の工程において、又蒸着前処理等の
工程において水洗工程が含まれる為に、人１表面にはか
なりの厚さのｋｌ、Ｏｓバリヤー膜が形成される。した
がって、スバッタエッチング工穆において、かなりの厚
さのバリヤー膜をエツチングして清浄なＡｊ真表面出す
必要があシ、エツチング時間が長くなるとともに、真空
装置内からの汚染が再付着し易くなり、必ずしも信頼性
の高いプロセスとは言いがたい。
成後レジスト除去等の工程において、又蒸着前処理等の
工程において水洗工程が含まれる為に、人１表面にはか
なりの厚さのｋｌ、Ｏｓバリヤー膜が形成される。した
がって、スバッタエッチング工穆において、かなりの厚
さのバリヤー膜をエツチングして清浄なＡｊ真表面出す
必要があシ、エツチング時間が長くなるとともに、真空
装置内からの汚染が再付着し易くなり、必ずしも信頼性
の高いプロセスとは言いがたい。
本発明は以上の点を鑑み、乾式エツチング法（例えばＲ
ＩＢ法）によって層間絶縁物層にスルーホールを形成し
た後、同一真空装置内で連続して・−第２層目のＡ１配
線層を形成して、従来法に含まれているレジスト除去１
根を省略して、余分なバリヤー膜の形成を防止すること
によって、第１層配線層と第２層配線層のスルーホール
部における接続を確実にとることを目的とした半導体装
置の製造方法に関するものであ＝。
ＩＢ法）によって層間絶縁物層にスルーホールを形成し
た後、同一真空装置内で連続して・−第２層目のＡ１配
線層を形成して、従来法に含まれているレジスト除去１
根を省略して、余分なバリヤー膜の形成を防止すること
によって、第１層配線層と第２層配線層のスルーホール
部における接続を確実にとることを目的とした半導体装
置の製造方法に関するものであ＝。
以下に本発明の実施例を図面を参照して説明する。第２
図（１）に示すように半導体基板２１上に絶縁書層２２
を設は死後、第１層目の配線層路を形成し、更に全面に
層間絶縁膜としてシリコン酸化膜２４を形成する。続い
て全面にシリコン窒化膜２５を形成する。この場合、１
厚は例えばシリコン酸化膜は〜０．８μ、シリコン窒化
膜は〜０．４μでよい。次いでルジスト２６をマスクと
し、てスルーホール領域のパターニングを行なう。この
工程はＢＩＮ法（ｋＬｅａｃｔｉｖｅＩｏｎ Ｉｔｃｈ
ｉｎｇ ）によってレジストをマスクとしてシリコン窒
化膜をエツチングしても良いし、その他、湿式法によっ
ても良い。この時、エツチングはシリコン窒化膜の厚さ
分のみ行なえばよい。シリコン窒化膜のエツチング終了
後に、レジストを、除去しておく（第２図（ｂ）、参照
）。次いで第２図（Ｃ）に示すように、シリコン窒化膜
をマスクに層間ｉＩＡ縁膜であるシリコン酸化膜を些！
Ｅ法によってエツチングしてスルーホールを形成する。
図（１）に示すように半導体基板２１上に絶縁書層２２
を設は死後、第１層目の配線層路を形成し、更に全面に
層間絶縁膜としてシリコン酸化膜２４を形成する。続い
て全面にシリコン窒化膜２５を形成する。この場合、１
厚は例えばシリコン酸化膜は〜０．８μ、シリコン窒化
膜は〜０．４μでよい。次いでルジスト２６をマスクと
し、てスルーホール領域のパターニングを行なう。この
工程はＢＩＮ法（ｋＬｅａｃｔｉｖｅＩｏｎ Ｉｔｃｈ
ｉｎｇ ）によってレジストをマスクとしてシリコン窒
化膜をエツチングしても良いし、その他、湿式法によっ
ても良い。この時、エツチングはシリコン窒化膜の厚さ
分のみ行なえばよい。シリコン窒化膜のエツチング終了
後に、レジストを、除去しておく（第２図（ｂ）、参照
）。次いで第２図（Ｃ）に示すように、シリコン窒化膜
をマスクに層間ｉＩＡ縁膜であるシリコン酸化膜を些！
Ｅ法によってエツチングしてスルーホールを形成する。
この場合、例えば、ＣＦ４５０ｃｃ 、 Ｈｌ ９ｃｃ
、圧力ｌ Ｑ ｉｍＴｏｒｒ 、 １５０Ｗの条件で
は、シリコン酸化膜のエツチング速度は〜４００νｍｌ
ｎ。
、圧力ｌ Ｑ ｉｍＴｏｒｒ 、 １５０Ｗの条件で
は、シリコン酸化膜のエツチング速度は〜４００νｍｌ
ｎ。
シリコン窒化膜のそれは〜１５０λ／ｉｎ ｉｎとな９
、シリコン窒化膜がシリコン酸化膜上に残存する場合が
あるが、シリコン窒化膜は絶縁体であり、残存してもか
ま°わない。スルーホール加工の場合、シリコン酸化膜
を若干、オーバーエツチングする。この時、第１層μ配
線のスルーホール部底面に露出しｆＩ−Ａｊｔ１面もエ
ツチングされて、表面バリヤ一層が除去されることによ
シ清浄な面が表われる。この人１のｆ’ＬＩｇによるエ
ツチング速度は８０λ／ｍｉｎとかなシ遅いことがわか
っている。しかしながら、ＲＩＢ法によるスルーホール
加工においては、このＡＪ表表面Ｃ１有機物２７が堆積
するという欠点を有している。従って、スルーホール加
工後、直ちに同−臭空槽丙で、第２層Ａ１配線を形成し
ても、有機物２７の為に、第１層配線と第２層配線の接
続がとることができない。 一 本発明では、第２図（Ｃ）に示された有ｍ物２７を、同
一真空槽内で、ＲＬｈ加工後、尋人ガスをＡｒガスに変
えて、スパッタエッチするこ・とによって除去する。こ
の場合、ＲＩＢ加工後、−反、真空を破ら４ないで、ガ
スを賀えるだけでＩＪＴ能であり、全く、同一の装置で
可・能である。真をを彼ら安いので、第１層Ａｊ表−に
新らたにパリイー膜が形成されていないので、エツチン
グは有機物を軽く除去するのみでよく、数分前後でよい
。
、シリコン窒化膜がシリコン酸化膜上に残存する場合が
あるが、シリコン窒化膜は絶縁体であり、残存してもか
ま°わない。スルーホール加工の場合、シリコン酸化膜
を若干、オーバーエツチングする。この時、第１層μ配
線のスルーホール部底面に露出しｆＩ−Ａｊｔ１面もエ
ツチングされて、表面バリヤ一層が除去されることによ
シ清浄な面が表われる。この人１のｆ’ＬＩｇによるエ
ツチング速度は８０λ／ｍｉｎとかなシ遅いことがわか
っている。しかしながら、ＲＩＢ法によるスルーホール
加工においては、このＡＪ表表面Ｃ１有機物２７が堆積
するという欠点を有している。従って、スルーホール加
工後、直ちに同−臭空槽丙で、第２層Ａ１配線を形成し
ても、有機物２７の為に、第１層配線と第２層配線の接
続がとることができない。 一 本発明では、第２図（Ｃ）に示された有ｍ物２７を、同
一真空槽内で、ＲＬｈ加工後、尋人ガスをＡｒガスに変
えて、スパッタエッチするこ・とによって除去する。こ
の場合、ＲＩＢ加工後、−反、真空を破ら４ないで、ガ
スを賀えるだけでＩＪＴ能であり、全く、同一の装置で
可・能である。真をを彼ら安いので、第１層Ａｊ表−に
新らたにパリイー膜が形成されていないので、エツチン
グは有機物を軽く除去するのみでよく、数分前後でよい
。
次いで第２図（ｄ）に示すように、真空を破ることなく
、同−又は、他の真空槽内で、第２層目の人り膜を形成
後、配線パターンを形成する。
、同−又は、他の真空槽内で、第２層目の人り膜を形成
後、配線パターンを形成する。
以上のプロセスによれば、層間絶縁膜のスルーホールエ
ツチング、第１ ＠ Ａ４表面の清浄化、８ｇ２層Ａ１
配線一層の形成が、同一の真空、槽内で、真空を破るこ
となく、試料を大気にさらすことなく、連続して行える
為、汚染の入いる余地が無い。従って、第１層配線と第
２層配線の接続が高歩留で達成できる。又、上記、接続
をとる為の熱処理も、従来４５０〜５００℃であったの
が４００℃以下で済むようになった。
ツチング、第１ ＠ Ａ４表面の清浄化、８ｇ２層Ａ１
配線一層の形成が、同一の真空、槽内で、真空を破るこ
となく、試料を大気にさらすことなく、連続して行える
為、汚染の入いる余地が無い。従って、第１層配線と第
２層配線の接続が高歩留で達成できる。又、上記、接続
をとる為の熱処理も、従来４５０〜５００℃であったの
が４００℃以下で済むようになった。
又、連続したプロセスの為、スループットが非常に大勇
＜なシ、生産性も向上し、結果的に、高信頼性を有する
多層配線構造−を笑現する半導体装置の製造方法を提供
できるものである。
＜なシ、生産性も向上し、結果的に、高信頼性を有する
多層配線構造−を笑現する半導体装置の製造方法を提供
できるものである。
例の工程図である。
Claims (2)
- （１）素子の設けられた半導体基板上に第１の配線層を
設ける工程と、□次−いで層間絶縁膜を形成する工程と
、この層間絶縁膜上にシリコン窒化膜を形成する工程と
、次いでこのシリコン窒化膜をマスクとして被加工物質
をシリコン窒化膜もエツチング８れる条件下で茗択的に
エツチングする工程と、次いで第１の配線層の表面部分
をエツチングする工程と、次いで第２の配線層を設ける
工程を含むことを特徴とする半導体装置の製造方法。 - （２）層間絶縁膜のエツチング、第２の配線層の表面部
分のエツチング、第２の配線層を設ける工程を、途中で
中断することなく連続して同一真空槽内で処理すること
を特徴とする特許 囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56114445A JPS5816545A (ja) | 1981-07-23 | 1981-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56114445A JPS5816545A (ja) | 1981-07-23 | 1981-07-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5816545A true JPS5816545A (ja) | 1983-01-31 |
Family
ID=14637906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56114445A Pending JPS5816545A (ja) | 1981-07-23 | 1981-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816545A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109248A (ja) * | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS61264559A (ja) * | 1985-05-17 | 1986-11-22 | Ricoh Co Ltd | 光デイスク |
| JPS61280077A (ja) * | 1985-06-05 | 1986-12-10 | Canon Inc | 情報記録媒体 |
| JPS62281166A (ja) * | 1986-05-30 | 1987-12-07 | Fuji Electric Co Ltd | 記録媒体とその識別装置 |
-
1981
- 1981-07-23 JP JP56114445A patent/JPS5816545A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109248A (ja) * | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS61264559A (ja) * | 1985-05-17 | 1986-11-22 | Ricoh Co Ltd | 光デイスク |
| JPS61280077A (ja) * | 1985-06-05 | 1986-12-10 | Canon Inc | 情報記録媒体 |
| JPS62281166A (ja) * | 1986-05-30 | 1987-12-07 | Fuji Electric Co Ltd | 記録媒体とその識別装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7219521B2 (ja) | プラチナパターニングのための犠牲層 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JP4226115B2 (ja) | 半導体素子のマスク製造方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS62179122A (ja) | 絶縁膜形成法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 | |
| JPH03114230A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH02148725A (ja) | 半導体集積回路の製造方法 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPH02165656A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH01144651A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS6328335B2 (ja) | ||
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH05299417A (ja) | コンタクトホールの形成方法 |