JPH02196968A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH02196968A JPH02196968A JP1504089A JP1504089A JPH02196968A JP H02196968 A JPH02196968 A JP H02196968A JP 1504089 A JP1504089 A JP 1504089A JP 1504089 A JP1504089 A JP 1504089A JP H02196968 A JPH02196968 A JP H02196968A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- transistor amplifier
- common emitter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、たとえばフェールセーフなセンサでアブログ
信号のレベル検定に利用できるコンパレータに関する。
信号のレベル検定に利用できるコンパレータに関する。
（従来技術）
入力レベルの上下にしきい値をもつフェールセーフなレ
ベル検定回路には、たとえば実開昭５７−４７６４号や
実開昭５８−１７５９１号や実開昭６１−＋１６ｆ３１
１ 号公開広報等がある。
ベル検定回路には、たとえば実開昭５７−４７６４号や
実開昭５８−１７５９１号や実開昭６１−＋１６ｆ３１
１ 号公開広報等がある。
これらは、たとえば公開広報実開昭５７−４７６４号お
よび実開昭５８−１７５９１号では、いずれも上下２つ
のしきい値が異なる増幅器のコレクタ抵抗で決定され、
かつ構成されるトランジスタが電源電位より高いベース
入力を必要とするために、入力信号は電源電位より高い
入力レベルを必要としていた。また、実開昭６１−１’
７６１７号では、電源電位より高い入力レベルを必ずし
も必要としないが、２つのしきい値をもつ増幅器を必要
とし、かつ、上下のしきい値を定める抵抗器が独立して
いた。
よび実開昭５８−１７５９１号では、いずれも上下２つ
のしきい値が異なる増幅器のコレクタ抵抗で決定され、
かつ構成されるトランジスタが電源電位より高いベース
入力を必要とするために、入力信号は電源電位より高い
入力レベルを必要としていた。また、実開昭６１−１’
７６１７号では、電源電位より高い入力レベルを必ずし
も必要としないが、２つのしきい値をもつ増幅器を必要
とし、かつ、上下のしきい値を定める抵抗器が独立して
いた。
たとえば、第２図は実開昭５７−４７６４号公開広報に
よる発振回路で、１．２は入力端子、Ｂは出力端子、Ｒ
１，Ｒ２，・・・Ｒ８は抵抗器（抵抗値も同じ記号で表
す）、Ｔ１．Ｔ２．Ｔ３はトランジスタ、Ｅは電源（電
源電位も同じ記号で表す）である０図の回路は、入力端
子１．２に入力電圧が印加されない時、トランジスタＴ
２が導通（ＯＮ）の状態にあり、入力電圧が端子１，２
に印加されると３つのトランジスタにＴ２：０ＦＦ−Ｔ
Ｊ ：０ＦＦ−７１：０Ｎ−Ｔ２ ：ＯＮ−’ｒ３：０
Ｎ−Ｔｌ ：０ＦＦ−・・・・・の状態の変化が発生し
て発振する。この発振の条件は入力端子１の入力電位を
Ｖｌ、入力端子２の入力電位を■２とおけば次式で定ま
る。
よる発振回路で、１．２は入力端子、Ｂは出力端子、Ｒ
１，Ｒ２，・・・Ｒ８は抵抗器（抵抗値も同じ記号で表
す）、Ｔ１．Ｔ２．Ｔ３はトランジスタ、Ｅは電源（電
源電位も同じ記号で表す）である０図の回路は、入力端
子１．２に入力電圧が印加されない時、トランジスタＴ
２が導通（ＯＮ）の状態にあり、入力電圧が端子１，２
に印加されると３つのトランジスタにＴ２：０ＦＦ−Ｔ
Ｊ ：０ＦＦ−７１：０Ｎ−Ｔ２ ：ＯＮ−’ｒ３：０
Ｎ−Ｔｌ ：０ＦＦ−・・・・・の状態の変化が発生し
て発振する。この発振の条件は入力端子１の入力電位を
Ｖｌ、入力端子２の入力電位を■２とおけば次式で定ま
る。
■１〉（Ｒ１＋Ｒ２＋Ｒ３）Ｅ
Ｒ３（１）
０くＶ２く （Ｒ６＋Ｒ７）Ｅ （２）そして
入力端子１．２を共通にして入力電圧をＶ（＝Ｖｌ＝Ｖ
２）とおけば、２つの入力端子のもつ条件の論理積とし
て（すなわち、２つの入力端子をそれぞれもつ増幅器に
よる論理演算による）次の２つのしきい値開で発振する
コンパレータとなる（ウィンドウ・コンパレータと呼ば
れる）。
入力端子１．２を共通にして入力電圧をＶ（＝Ｖｌ＝Ｖ
２）とおけば、２つの入力端子のもつ条件の論理積とし
て（すなわち、２つの入力端子をそれぞれもつ増幅器に
よる論理演算による）次の２つのしきい値開で発振する
コンパレータとなる（ウィンドウ・コンパレータと呼ば
れる）。
（Ｒ６＋Ｒ７）Ｅ
Ｒ７（３）
（発明が解決しようとする問題点〉
しかしながら、上述の発振器は構成される増幅器やコン
パレータが上下２つのしきい値を定めるために独立して
設けられており、このために、上下のしきい値は独立し
た抵抗器によって定めざるを得ない欠点があった。
パレータが上下２つのしきい値を定めるために独立して
設けられており、このために、上下のしきい値は独立し
た抵抗器によって定めざるを得ない欠点があった。
（問題点を解決する手段）
上述する従来の問題点を解決するために、本発明に係る
発振器では、しきい値を定める増幅器（コンパレータ）
を１つにしている。これによって上下しきい値が共通の
抵抗器によって変えることのできる発振器としている。
発振器では、しきい値を定める増幅器（コンパレータ）
を１つにしている。これによって上下しきい値が共通の
抵抗器によって変えることのできる発振器としている。
（作用）
本発明の発振器によれば、回路を合理化（簡略化）でき
ると共に、上下のしきい値を共通の抵抗器で調整でき、
かつ１回路が故障した時出力信号が発生しないウィンド
ウ・コンパレータとすることができる。
ると共に、上下のしきい値を共通の抵抗器で調整でき、
かつ１回路が故障した時出力信号が発生しないウィンド
ウ・コンパレータとすることができる。
（実施例）
第１図は、本発明に係る発振器の実施例を示しＡは入力
端子、Ｂは出力端子、Ｅは電源（電源電位も同じ記号で
示す）、Ｔ４．Ｔ５．Ｔ６はトランジスタ、Ｒ９，ＲＩ
Ｏ，Ｒ１１，Ｒ１２，Ｒ１３、Ｒ１４、Ｒ１５，Ｒ１６
は抵抗器（抵抗値も同じ記号で示す）である、それぞれ
の抵抗器はトランジスタＴ４．Ｔ５．Ｔ６による増幅器
を構成するための抵抗器で、それぞれ、公知の増幅回路
の構成であるので詳細な説明を除＜、１２の回路は以下
のように動作する。入力信号電圧（■とおく）が入力端
子Ａに印加されない時、トランジスタＴ４が導通状Ｂ（
ＯＮ）にあり、この出力信号でトランジスタＴ５も導通
状態にある。このとき入力電圧Ｖは印加されていないが
トランジスタＴ６は非導通（ＯＦＦ）の状態にある。
端子、Ｂは出力端子、Ｅは電源（電源電位も同じ記号で
示す）、Ｔ４．Ｔ５．Ｔ６はトランジスタ、Ｒ９，ＲＩ
Ｏ，Ｒ１１，Ｒ１２，Ｒ１３、Ｒ１４、Ｒ１５，Ｒ１６
は抵抗器（抵抗値も同じ記号で示す）である、それぞれ
の抵抗器はトランジスタＴ４．Ｔ５．Ｔ６による増幅器
を構成するための抵抗器で、それぞれ、公知の増幅回路
の構成であるので詳細な説明を除＜、１２の回路は以下
のように動作する。入力信号電圧（■とおく）が入力端
子Ａに印加されない時、トランジスタＴ４が導通状Ｂ（
ＯＮ）にあり、この出力信号でトランジスタＴ５も導通
状態にある。このとき入力電圧Ｖは印加されていないが
トランジスタＴ６は非導通（ＯＦＦ）の状態にある。
−１五入力電圧Ｖが印加されると、トランジスタＴＩ、
Ｔ２．Ｔ３が次の過程でＯＮ、１０ＦＦＩ、て図の回路
は発振する。
Ｔ２．Ｔ３が次の過程でＯＮ、１０ＦＦＩ、て図の回路
は発振する。
Ｔ４ ：０ＦＦ−Ｔ５：０ＦＦ−Ｔ６：０Ｎ−Ｔ４：０
Ｎ−ｈＴ５：ＯＮ−・・・・ この発振条件はＲＩＯ＞Ｒ１１＋Ｒ１２とおくと次式で
決定される。
Ｎ−ｈＴ５：ＯＮ−・・・・ この発振条件はＲＩＯ＞Ｒ１１＋Ｒ１２とおくと次式で
決定される。
（Ｒ９＋Ｒ１１＋Ｒ１２）Ｅ （４゜図の
回路のしきい値は入力電位■がＥ （Ｒ９＋Ｒ１１＋Ｒ
１２）／Ｒ１２より高くなるとトランジスタＴ４がＯＦ
Ｆして発振を開始し、さらに入力電圧Ｖが上昇してＥ
（Ｒ９＋Ｒ１０）、・ＲＩＯを越えると、トランジスタ
Ｔ４はＯＦＦの状態になって、発振は停止する。すなわ
ち、（４）式で示した２つのしきい値はトランジスタＴ
４によって定まり、しきい値は共通の抵抗Ｒ９を有する
。
回路のしきい値は入力電位■がＥ （Ｒ９＋Ｒ１１＋Ｒ
１２）／Ｒ１２より高くなるとトランジスタＴ４がＯＦ
Ｆして発振を開始し、さらに入力電圧Ｖが上昇してＥ
（Ｒ９＋Ｒ１０）、・ＲＩＯを越えると、トランジスタ
Ｔ４はＯＦＦの状態になって、発振は停止する。すなわ
ち、（４）式で示した２つのしきい値はトランジスタＴ
４によって定まり、しきい値は共通の抵抗Ｒ９を有する
。
第１図の回路は、トランジスタＴ４．Ｔ５．Ｔ６をＮＰ
Ｎ口ＰＮＰ変換して、電源Ｅを負にすれば、負の入力電
圧で発振する。
Ｎ口ＰＮＰ変換して、電源Ｅを負にすれば、負の入力電
圧で発振する。
また、第１図は点線のブロックＳで示すようにトランジ
スタＴ４．Ｔ５で構成される増幅回路は出力信号として
非反転の出力信号を発生するレベル検出回路の役目を行
っている。したがって、レベル検定回路Ｓの出力信号が
ＯＦＦするレベルをＷとおくと、この場合（４）式は次
式となる。
スタＴ４．Ｔ５で構成される増幅回路は出力信号として
非反転の出力信号を発生するレベル検出回路の役目を行
っている。したがって、レベル検定回路Ｓの出力信号が
ＯＦＦするレベルをＷとおくと、この場合（４）式は次
式となる。
（発明の効果）
以上述べたように、上下のしきい値が１つのレベル検定
回路で定まる発振器としたので、上下のしきい値が共通
の抵抗器で設定できるようになった。
回路で定まる発振器としたので、上下のしきい値が共通
の抵抗器で設定できるようになった。
第１図は本発明に係る実施例、第２図は本発明を説明す
るための従来例である。 Ｒ９、ＲＩＯ，Ｒ１１，Ｒ１２・・・抵抗器Ｓニレベル
検定回路 （Ｒ９＋Ｒ１１＋Ｒ１２）Ｗ （５゜第１
図 第２図
るための従来例である。 Ｒ９、ＲＩＯ，Ｒ１１，Ｒ１２・・・抵抗器Ｓニレベル
検定回路 （Ｒ９＋Ｒ１１＋Ｒ１２）Ｗ （５゜第１
図 第２図
Claims (1)
- 【特許請求の範囲】 １）入力と電源アースとの間に少くとも２つに分割され
たコレクタ抵抗をもつ第１のエミッタ接地トランジスタ
増幅器と、該第１のエミッタ接地トランジスタ増幅器の
コレクタ抵抗で分割された電圧を少くとも２つの抵抗で
分割した電圧を入力信号とするレベル検定回路と、該レ
ベル検定回路の出力信号を該第１のエミッタ接地トラン
ジスタ増幅器のベース側に帰還する帰還回路から成る発
振器。 ２）入力と電源アースとの間に、少くとも２つに分割さ
れたコレクタ抵抗をもつ第１のエミッタ接地トランジス
タ増幅器と、該第１のエミッタ接地トランジスタ増幅器
のコレクタ抵抗で分割された電圧を少くとも２つの抵抗
で分割した電圧をベース入力とし、電源と電源アースと
の間に少くとも２つの分割されたコレクタ抵抗をもつ該
第１のトランジスタ増幅器のトランジスタと相補なトラ
ンジスタによる第２のエミッタ接地トランジスタ増幅器
と、該第２のエミッタ接地トランジスタ増幅器のコレク
タ抵抗で分離された電圧をベース入力とし、電源との間
にコレクタ抵抗をもつ第３のエミッタ接地トランジスタ
増幅器と、該第３のエミッタ接地増幅器のコレクタ出力
信号を該第１のエミッタ接地増幅器のベース入力とする
帰還回路から成る発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1504089A JPH02196968A (ja) | 1989-01-26 | 1989-01-26 | 発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1504089A JPH02196968A (ja) | 1989-01-26 | 1989-01-26 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196968A true JPH02196968A (ja) | 1990-08-03 |
Family
ID=11877730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1504089A Pending JPH02196968A (ja) | 1989-01-26 | 1989-01-26 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196968A (ja) |
-
1989
- 1989-01-26 JP JP1504089A patent/JPH02196968A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02892B2 (ja) | ||
| US4283683A (en) | Audio bridge circuit | |
| JPH0155762B2 (ja) | ||
| JPH02196968A (ja) | 発振器 | |
| JPS585594B2 (ja) | 整流回路 | |
| US6316978B1 (en) | Comparator with process and temperature insensitive hysteresis and threshold potentials | |
| JP2640003B2 (ja) | Ｆｓｋデータ波形整形回路 | |
| JPS632487B2 (ja) | ||
| JPS6348469A (ja) | 検波回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JPS5837132Y2 (ja) | クリック防止回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JPS6127210Y2 (ja) | ||
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPS597837Y2 (ja) | 出力回路の異常検出装置 | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH01194796A (ja) | コントローラの入力回路 | |
| JPH03249819A (ja) | 入力回路 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPS5815331A (ja) | 多数決回路 | |
| JPH05160690A (ja) | 発振器 | |
| JPH02218204A (ja) | オペアンプ用レベル拡大回路 |