JPH0219901A - アナログ出力方法とその装置 - Google Patents
アナログ出力方法とその装置Info
- Publication number
- JPH0219901A JPH0219901A JP17008488A JP17008488A JPH0219901A JP H0219901 A JPH0219901 A JP H0219901A JP 17008488 A JP17008488 A JP 17008488A JP 17008488 A JP17008488 A JP 17008488A JP H0219901 A JPH0219901 A JP H0219901A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- analog output
- analog
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばプロセス制御系に適用するシーケンス
・プログラムを自動的に設定するようにしたいわゆるプ
ログラマブル・コントローラなどのアナログ出力方法と
その装置に関する。
・プログラムを自動的に設定するようにしたいわゆるプ
ログラマブル・コントローラなどのアナログ出力方法と
その装置に関する。
従来、この種制御系におけるアナログ出力装置の′：Ａ
整方法としては、第３図（第１の従来例）に概念的なブ
ロック図で示すように、ディジタル／アナログ変換回路
１の中の一部に、２個の可変抵抗のオフセット調整用ｎ
Ｊ変抵抗２．ゲイン調整用６■変抵抗３をそれぞれ設け
て、人為的にそのアナログ出力Ｉｓ’を監現しながら、
これらの抵抗の手動によりアナログ出力装置出力のオフ
セット及びゲインを調節していた。
整方法としては、第３図（第１の従来例）に概念的なブ
ロック図で示すように、ディジタル／アナログ変換回路
１の中の一部に、２個の可変抵抗のオフセット調整用ｎ
Ｊ変抵抗２．ゲイン調整用６■変抵抗３をそれぞれ設け
て、人為的にそのアナログ出力Ｉｓ’を監現しながら、
これらの抵抗の手動によりアナログ出力装置出力のオフ
セット及びゲインを調節していた。
そして、第２の従来例としてプロセス制御系の構成要素
に用いられる電流出力回路のキャリブレーション方式と
して特開昭６３−６６６０６号がみられる。
に用いられる電流出力回路のキャリブレーション方式と
して特開昭６３−６６６０６号がみられる。
この第２の従来例は、ディジタル入力値を所定範囲の電
流信号に変換して出力する電流出力回路において、出力
電流信号をディジタル変換する手段を備え、予め複数の
ディジタル変換値と上記ディジタル入力値との関係から
補正用データを算出して記憶しておき、電流出力時には
その出力値に対応した理想ディジタル人力値と上記補正
用データとから求めたディジタル値をデジタル人力値と
して与える電流出力回路のキャリブレーション方式であ
る。
流信号に変換して出力する電流出力回路において、出力
電流信号をディジタル変換する手段を備え、予め複数の
ディジタル変換値と上記ディジタル入力値との関係から
補正用データを算出して記憶しておき、電流出力時には
その出力値に対応した理想ディジタル人力値と上記補正
用データとから求めたディジタル値をデジタル人力値と
して与える電流出力回路のキャリブレーション方式であ
る。
ところが、第１の従来例における技術では、調整に時間
がかかり、また、調整後はオフセット調整用６Ｉ変抵抗
２．ゲイン調整用可変抵抗３をおのおの固定してしまう
場合が殆どで再調整が不可能になるという問題点があっ
た。
がかかり、また、調整後はオフセット調整用６Ｉ変抵抗
２．ゲイン調整用可変抵抗３をおのおの固定してしまう
場合が殆どで再調整が不可能になるという問題点があっ
た。
また、第２の従来例ではマシンインターフェイスより逐
次指令を与えるマニュアル方式で補正用データをもとめ
る手段であり、あるいはキャリブレーション用のプログ
ラム実行させて自動的に行なってもよい手段のように記
してあり、具体的には、その第３図の補正用データの算
出手順を示すフローチャートより明らかのとおり、０％
ディジタル値出力が所定時間経過後にアナログ−ディジ
タル変換値を読込みストアして、つぎに１００％ディジ
タル値出力が所定時間経過後にアナログ−デジタル変換
値を読込みストアし、補正データＡ。
次指令を与えるマニュアル方式で補正用データをもとめ
る手段であり、あるいはキャリブレーション用のプログ
ラム実行させて自動的に行なってもよい手段のように記
してあり、具体的には、その第３図の補正用データの算
出手順を示すフローチャートより明らかのとおり、０％
ディジタル値出力が所定時間経過後にアナログ−ディジ
タル変換値を読込みストアして、つぎに１００％ディジ
タル値出力が所定時間経過後にアナログ−デジタル変換
値を読込みストアし、補正データＡ。
Ｂ［（４）式、 （５）式］をストアする方式であり、
演算方法が複雑でありかつ演算時間が比較的に長い。
演算方法が複雑でありかつ演算時間が比較的に長い。
ここにおいて、本発明は、それら従来例の難点を克服し
た演算速度の速くしかも精度の良いアナログ出力調整方
法及びその装置を提供することを、その目的とする。
た演算速度の速くしかも精度の良いアナログ出力調整方
法及びその装置を提供することを、その目的とする。
上記課題を解決するために、可変抵抗を排し、出力用の
Ｄ／Ａコンデータとは別にこれに並設した調整用のＤ／
Ａコンデータと、この′Ｊ８整用のＤ／Ａコンデータに
与えるデータを記憶させておくメモリをそれぞれ設け、
出力用のＤ／Ａコンデータの誤差を調整用のＤ／Ａコン
データにて打消そうとするもので、調整用のＤ／Ａコン
データに与えるデータは、アナログ出力装置の出力を高
精度のアナログ人力装置にてディジタルデータに変換し
、アナログ出力装置にて、自身が出力したデータと、ア
ナログ入力装置より伝えられたデータを比較し、この差
が最小となるように調整用のＤ／Ａコンデータに与えた
データであり、そのデータがそのデータがメモリに書き
込まれるようにソフトウェアにてプログラムされている
ものである。
Ｄ／Ａコンデータとは別にこれに並設した調整用のＤ／
Ａコンデータと、この′Ｊ８整用のＤ／Ａコンデータに
与えるデータを記憶させておくメモリをそれぞれ設け、
出力用のＤ／Ａコンデータの誤差を調整用のＤ／Ａコン
データにて打消そうとするもので、調整用のＤ／Ａコン
データに与えるデータは、アナログ出力装置の出力を高
精度のアナログ人力装置にてディジタルデータに変換し
、アナログ出力装置にて、自身が出力したデータと、ア
ナログ入力装置より伝えられたデータを比較し、この差
が最小となるように調整用のＤ／Ａコンデータに与えた
データであり、そのデータがそのデータがメモリに書き
込まれるようにソフトウェアにてプログラムされている
ものである。
以上のような構成にしであるので、アナログ出力装置の
動作前の調整時に１台の高精度のアナログ入力装置を用
意して、アナログ出力装置のアナログ出力をそのアナロ
グ入力装置へ与え、アナログ入力装置を介してディジタ
ル値へ変換して負帰還し、アナログ出力装置のディジタ
ル入力値との変さが最小になるようにされてから、アナ
ログ出力装置からのアナログ値がプロセス制御系へ送出
されて、ゲイン及びオフセットの調整が精度よく自動化
される。
動作前の調整時に１台の高精度のアナログ入力装置を用
意して、アナログ出力装置のアナログ出力をそのアナロ
グ入力装置へ与え、アナログ入力装置を介してディジタ
ル値へ変換して負帰還し、アナログ出力装置のディジタ
ル入力値との変さが最小になるようにされてから、アナ
ログ出力装置からのアナログ値がプロセス制御系へ送出
されて、ゲイン及びオフセットの調整が精度よく自動化
される。
本発明の一実施例における調整時のブロック図を第１図
に表し、そのアナログ出力がプロセス制御系へ送出され
る動作時のブロック図を第２図に示す。
に表し、そのアナログ出力がプロセス制御系へ送出され
る動作時のブロック図を第２図に示す。
モジュール化されたアナログ出力装置４は、入力段にＣ
ＰＵ （中央処理装置）を設け、このＣＰＵはメモリ（
ＲＡＭなど）１１への出力線及びそれからの入力線が接
続されており、かっＣＰＵからの出力線はまた出力用Ｄ
／Ａコンデ−タロと調整用Ｄ／Ａコンデータ１０へおの
おの接続されている。これら出力用Ｄ／Ａコンデ−タロ
と調整用Ｄ／Ａコンデータ１０からのアナログ出力はそ
れぞれ出力装置７へ与えられ、ここで２つのアナログ出
力は加算されて、このアナログ出力装置４のアナログ出
力１２となる。
ＰＵ （中央処理装置）を設け、このＣＰＵはメモリ（
ＲＡＭなど）１１への出力線及びそれからの入力線が接
続されており、かっＣＰＵからの出力線はまた出力用Ｄ
／Ａコンデ−タロと調整用Ｄ／Ａコンデータ１０へおの
おの接続されている。これら出力用Ｄ／Ａコンデ−タロ
と調整用Ｄ／Ａコンデータ１０からのアナログ出力はそ
れぞれ出力装置７へ与えられ、ここで２つのアナログ出
力は加算されて、このアナログ出力装置４のアナログ出
力１２となる。
このアナログ出力装置４へのディジタル入力は別のＣＰ
Ｕモジュール９から調整時ＣＰＵモジュール出力データ
９Ｓ’ として与えられる。
Ｕモジュール９から調整時ＣＰＵモジュール出力データ
９Ｓ’ として与えられる。
また、アナログ出力装置４のアナログ出力１２はアナロ
グ入力装置８へ受入れられ、ここでアナログ・データは
ディジタル・データ８ｓとして別のＣＰＵモジュール９
へ入力するように接続されている。
グ入力装置８へ受入れられ、ここでアナログ・データは
ディジタル・データ８ｓとして別のＣＰＵモジュール９
へ入力するように接続されている。
そのように、調整時においては、アナログ出力装置４内
のＣＰＵ５より出力用Ｄ／Ａコンデ−タロに与えられた
ディジタル・データ５Ｓはアナログ出力６Ｓとなり、出
力装置７を介してアナログ入力モジュール８に出力され
、再びディジタル・データ８Ｓとなり、別のＣＰＵモジ
ュール９を介してアナログ出力装置４に戻り、ＣＰＵ５
にてディジタルやデータ５Ｓと帰還してきたディジタル
・データ８Ｓが比較され、この差が小さくなるような調
整用データ５Ｓ’が調整用Ｄ／Ａコンデータ１０に与え
られ、その調整用Ｄ／Ａコンデータ１０にて調整用アナ
ログ出力１０５となり、出力装置７で出力用Ｄ／Ａコン
デ−タロのアナログ出力６Ｓと加算される。
のＣＰＵ５より出力用Ｄ／Ａコンデ−タロに与えられた
ディジタル・データ５Ｓはアナログ出力６Ｓとなり、出
力装置７を介してアナログ入力モジュール８に出力され
、再びディジタル・データ８Ｓとなり、別のＣＰＵモジ
ュール９を介してアナログ出力装置４に戻り、ＣＰＵ５
にてディジタルやデータ５Ｓと帰還してきたディジタル
・データ８Ｓが比較され、この差が小さくなるような調
整用データ５Ｓ’が調整用Ｄ／Ａコンデータ１０に与え
られ、その調整用Ｄ／Ａコンデータ１０にて調整用アナ
ログ出力１０５となり、出力装置７で出力用Ｄ／Ａコン
デ−タロのアナログ出力６Ｓと加算される。
先のディジタル・データ５Ｓと帰還してきたディジタル
・データ８Ｓとの差が最小となるまで上記の作用が繰返
され、差を最小とする値の最小調整データ５Ｓ’が見つ
かった時点で、最小調整データ５Ｓ’は主電源がなくて
も記憶保持が可能なメモＩＪＩＩ（例えばＥ２ＲＯＭ、
バッテリバックアツプＲＡＭ等）に書込まれ、この一連
の動作はＣＰＵ５が出力用Ｄ／Ａコンデ−タロに対して
指令可能なすべてのデータについて行われる。
・データ８Ｓとの差が最小となるまで上記の作用が繰返
され、差を最小とする値の最小調整データ５Ｓ’が見つ
かった時点で、最小調整データ５Ｓ’は主電源がなくて
も記憶保持が可能なメモＩＪＩＩ（例えばＥ２ＲＯＭ、
バッテリバックアツプＲＡＭ等）に書込まれ、この一連
の動作はＣＰＵ５が出力用Ｄ／Ａコンデ−タロに対して
指令可能なすべてのデータについて行われる。
このようにしてアナログ出力装置４のアナログ出力１２
が調整された後は、第２図の通常動作がなされ、別のＣ
ＰＵモジュール９より受は取った動作時ＣＰＵモジュー
ル出力データ９Ｓに対応する調整用データである最小調
整データ１１ｓをＣＰＵ５がメモリ１１より読み出し、
ＣＰＵ５は出力用Ｄ／Ａコンデ−タロに出力用のディジ
タル・データ５Ｓを与え、調整用Ｄ／Ａコンデータ１０
に最小調整データ１１Ｓを与える。
が調整された後は、第２図の通常動作がなされ、別のＣ
ＰＵモジュール９より受は取った動作時ＣＰＵモジュー
ル出力データ９Ｓに対応する調整用データである最小調
整データ１１ｓをＣＰＵ５がメモリ１１より読み出し、
ＣＰＵ５は出力用Ｄ／Ａコンデ−タロに出力用のディジ
タル・データ５Ｓを与え、調整用Ｄ／Ａコンデータ１０
に最小調整データ１１Ｓを与える。
以上２つの動作は図示しないスイッチにてプログラムを
切り換えることにより、予め設定できるようになってお
り、アナログ入力装置８を用意すればよく、例えば生産
現場からの出荷時のみならず、アナログ出力装置４の稼
働する先での再調整も可能となる。
切り換えることにより、予め設定できるようになってお
り、アナログ入力装置８を用意すればよく、例えば生産
現場からの出荷時のみならず、アナログ出力装置４の稼
働する先での再調整も可能となる。
かくして本発明によれば、従来人手に頼らざるを得なか
ったあるいは煩瑣なしかも時間のががる手段によるアナ
ログ出力装置の調整が、自動的にかつ短時間で行なわれ
、また何時でも再調整ができ、その調整を全てのアナロ
グ出力の出力データについて行うため、精度も著しく向
上し、プロセス制御系の動作の信頼性が格段と高まると
言うような多くの効果を奏することができる。
ったあるいは煩瑣なしかも時間のががる手段によるアナ
ログ出力装置の調整が、自動的にかつ短時間で行なわれ
、また何時でも再調整ができ、その調整を全てのアナロ
グ出力の出力データについて行うため、精度も著しく向
上し、プロセス制御系の動作の信頼性が格段と高まると
言うような多くの効果を奏することができる。
第１図及び第２図は本発明の一実施例における：Ａ整時
及び動作時の回路構成並びにデータの流れを示すブロッ
ク図、第３図は従来例の説明図である。 １・・・デジタル／アナログ変換回路、２・・・オフセ
ット調整用ｎＪ変抵抗、３・・・ゲイン調整川口Ｊ変抵
抗、４・・・アナログ出力装置４．５・・・ＣＰＵ、６
・・・出力用Ｄ／Ａコンデータ、７・・・出力装置、８
・・・アナログ入力装置、９・・・別のＣＰＵモジュー
ル、１０・・・調整用Ｄ／Ａコンデータ、１１・・・メ
モリ、１２・・・アナログ出力。 負−１δコ （実７１智伊１．８周整Ｂ存）ら 出願人代理人 佐 藤 −雄 第２図 （実施例、動作時） 手続事由装置 事件の表示 昭和６３年 特許願 第１７００８４号発明の名称 アナログ出力方法とその装置 補正をする者 事件との関係 特許出願人 （６６２）株式会社 安用電機製作所 第３図 （従来例）
及び動作時の回路構成並びにデータの流れを示すブロッ
ク図、第３図は従来例の説明図である。 １・・・デジタル／アナログ変換回路、２・・・オフセ
ット調整用ｎＪ変抵抗、３・・・ゲイン調整川口Ｊ変抵
抗、４・・・アナログ出力装置４．５・・・ＣＰＵ、６
・・・出力用Ｄ／Ａコンデータ、７・・・出力装置、８
・・・アナログ入力装置、９・・・別のＣＰＵモジュー
ル、１０・・・調整用Ｄ／Ａコンデータ、１１・・・メ
モリ、１２・・・アナログ出力。 負−１δコ （実７１智伊１．８周整Ｂ存）ら 出願人代理人 佐 藤 −雄 第２図 （実施例、動作時） 手続事由装置 事件の表示 昭和６３年 特許願 第１７００８４号発明の名称 アナログ出力方法とその装置 補正をする者 事件との関係 特許出願人 （６６２）株式会社 安用電機製作所 第３図 （従来例）
Claims (1)
- 【特許請求の範囲】 １、プロセス制御系にアナログ出力を送出するアナログ
出力装置において、ディジタル値でアナログ出力をＣＰ
Ｕに与え、このＣＰＵからのディジタル出力データを出
力用Ｄ／Ａコンデータを経てアナログ出力とし、出力装
置を介してこのアナログ出力装置からのアナログ出力を
発生し、このアナログ出力装置からのアナログ出力をア
ナログ入力装置を通してディジタル・データに変換して
から別のＣＰＵを経て再び先のＣＰＵへ戻し、このＣＰ
Ｕでは先のディジタル出力データと比較し、その差を求
め、その差が小さくなるような調整用データを調整用Ｄ
／Ａコンデータへ与えて調整用アナログ出力とし出力装
置にて先のアナログ出力に加算しアナログ出力装置の新
たなアナログ出力を発生し、この動作を繰返し、先の差
を最小にし、その最小の差である最小調整データを記憶
しておき、別のＣＰＵからの出力データを先のＣＰＵへ
与え、そのＣＰＵからディジタル出力データと共に、記
憶されている最小調整データを読み出し調整用データと
して調整用Ｄ／Ａコンデータを介して調整用アナログ出
力を出力装置に加え、その出力装置からアナログ出力を
プロセス制御系に送出する ことを特徴とするアナログ出力方法。 ２、設定されたディジタル値を受入れる ＣＰＵと、 このＣＰＵからのディジタル出力データをアナログ出力
に変換して出力装置へ与える出力用Ｄ／Ａコンデータと
、 Ｄ／Ａコンデータからのアナログ出力を加算してアナロ
グ出力装置のアナログ出力を送出する出力装置と、 設定されたディジタル値を導出する別のＣＰＵと、 先の出力装置からのアナログ出力を導入してディジタル
・データとして別のＣＰＵへ帰還させるアナログ入力装
置と、 帰還させたディジタル・データと先のディジタル出力デ
ータの差を求め、それの最小の差を最小調整データとし
て記憶しかつ読み出しできるメモリと、 先の差を調整用データとして受入れ調整用アナログ出力
を出力装置へ加える調整用Ｄ／Ａコンデータと、 を具備したことを特徴とするアナログ出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17008488A JPH0219901A (ja) | 1988-07-08 | 1988-07-08 | アナログ出力方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17008488A JPH0219901A (ja) | 1988-07-08 | 1988-07-08 | アナログ出力方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0219901A true JPH0219901A (ja) | 1990-01-23 |
Family
ID=15898347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17008488A Pending JPH0219901A (ja) | 1988-07-08 | 1988-07-08 | アナログ出力方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0219901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06222810A (ja) * | 1992-09-28 | 1994-08-12 | Siemens Ag | プロセス制御システム用中央処理ユニット |
| CN102835260A (zh) * | 2012-09-11 | 2012-12-26 | 南京德朔实业有限公司 | 适用于双手操作的手持电动工具 |
-
1988
- 1988-07-08 JP JP17008488A patent/JPH0219901A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06222810A (ja) * | 1992-09-28 | 1994-08-12 | Siemens Ag | プロセス制御システム用中央処理ユニット |
| CN102835260A (zh) * | 2012-09-11 | 2012-12-26 | 南京德朔实业有限公司 | 适用于双手操作的手持电动工具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100591978B1 (ko) | 수치제어장치 | |
| EP0952504A2 (en) | Method of and apparatus for controlling a plurality of servomotors | |
| US4885515A (en) | Velocity control apparatus | |
| JPH0219901A (ja) | アナログ出力方法とその装置 | |
| JP2003330510A (ja) | 数値制御装置の同期制御方法 | |
| CN119439735A (zh) | 多规格可调的伺服驱动器的自动化控制方法及系统 | |
| JPS60241330A (ja) | オ−トレンジ機能付きデジタル・アナログ変換装置 | |
| JP3260005B2 (ja) | Ａ／ｄ変換処理方式 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JP3311129B2 (ja) | 材料試験機のデジタル制御方法及び装置 | |
| JPS5870309A (ja) | 制御値調整方式 | |
| JPH0613899A (ja) | アナログ／ディジタル変換器の入力校正方法 | |
| JP2769272B2 (ja) | 入力処理カード及び出力処理カード | |
| JP2000283903A (ja) | 材料試験装置における計測負荷の外部出力方法および材料試験装置 | |
| JPH05243998A (ja) | Ａ／ｄ変換システムの自動調整装置 | |
| KR940005390B1 (ko) | 감시 카메라의 위치 제어기 및 제어 방법 | |
| SU682906A1 (ru) | Многоканальное устройство дл контрол радиоэлектронной аппаратуры | |
| US5929797A (en) | D/A converter control method for IC test apparatus | |
| JPS62271103A (ja) | 制御装置 | |
| JP2001102924A (ja) | Ａ・ｄ変換器の利得整合システム及び整合方法 | |
| JPH0580827A (ja) | 位置決め制御装置 | |
| JPS6366606A (ja) | 電流出力回路のキヤリブレ−シヨン方式 | |
| JPS58107239A (ja) | コイル製造方法 | |
| JP2000322104A (ja) | 適応型制御装置及び適応型制御方法 |