JPH0219946A

JPH0219946A - 半導体ファイルメモリ装置

Info

Publication number: JPH0219946A
Application number: JP63170079A
Authority: JP
Inventors: Mikio Matoba; 的場　美幾夫
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Ltd
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1990-01-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分立］この発明は、゛１′導体ファイルメモリ装置（以下ファ
イルメモリ）に関し、詳しくは、データをシリアル伝送
する場合に効率よくデータの転送ができるファイルメモ
リのデータ転送方式の改良に関する。

［従来の技術］情報処理装置（例えばコンピュータ）の外部記憶装置と
して使用される磁気記録媒体とか、ファイルメモリ等に
あっては、それが接続されて使用される情報処理装置と
の間でパラレルにデータを伝送して情報交換を行う場合
と、シリアルにデータを伝送して情報交換を行う場合と
がある。そして、後者のシリアル伝送による情報の送受
は、般にブロック転送が用いられ、ブロック転送の場合
には、一般的にはｌブロックにおける送受信データの容
量が一定とされ、いわゆる固定長ブロック転送方式でデ
ータの送受が行われる。

［解決しようとする課題］シリアル伝送方式を採用したファイルメモ・りにあって
は、データ情報に誤り検出・訂正情報を付加して、同一
信号線で転送を行っているため、誤り検出・訂正情報を
付加する分だけ転送効率が悪くなる欠点がある。

この発明は、このような従来技術の問題点を解決するも
のであって、シリアル伝送における情報処理速度の低下
という問題を解決し、回路構成が簡単で効率よくデータ
転送ができるファイルメモリを提供することを目的とす
る。

［課題を解決するための手段］この発明の特徴は、ファイルメモリにデータをシリアル
に送る場合、そのデータのパリティ情報ＥＣＣ（Ｅｒｒ
ｏｒ　　Ｃｏｒｒｅｃｔ　　Ｃｏｄｅ。

エラーΦコレクト・コード）等の誤り検出・訂正符号若
しくは転送データの反転データ等を、情報伝送信号線と
は別の信号線を用いて独立にシリアルに転送するもので
あって、前記のような［１的を達成するためのこの発明
のファイルメモリの構成は、情報処理装置に接続され、
シリアル伝送により情報の授受を４ｘ’う゛ｌ’＝導体
ファイルメモリ装置において、入出力情報の第１の信号
線と、誤り検出情報の第２の信号線とをそれぞれ独立に
有していて、第１の信号線を介して送出された人力情報
に対する誤り検出情報を第２の信号線を介してシリアル
に受けるものである。

［作用コこのように、シリアル情報転送において、入出力データ
情報とは別に誤り検出情報を送受することにより、転送
効率をアップすることができ、ファイルメモリ側の誤り
検出回路が最低比較機能だけで済むために誤り検出回路
の簡略化ができる。

［実施例］以ド、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明によるファイルメモリを適用した一
実施例のブロック図、第２図（ａ）、（ｂ）は、それぞ
れその転送情報のフォーマットを示す説明図、第３図は
、この発明によるファイルメモリを適用した他の一実施
例のブロック図である。

第１図において、２０は、ファイルメモリであって、１
は、その１へ導体メモリ、２は、゛ト導体メモリ１に対
するデータバス、３は、アドレスバスである。ここで、
ファイルメモリ２０は、シリアルデータ入出力端子１０
ａと誤り検出計＋Ｅ情報人出力端子１１ａとを有してい
て、データ入出力線１０がシリアルデータ入出力端子１
０ａに接続され、誤り検出訂正データ人出力線１１が誤
り検出訂正情報入出力端子１１ａに接続されている。こ
れらの各入出力線は、ファイルメモリ２０と外部の情報
処理装置とを接続する線であって、これらの各入出力線
を介して情報処理装置はファイルメモリ２０とデータの
授受をする。

ここで、データ人出力線１０は、誤り訂正符号を含まな
いシリアルデータのみの入出力線であり、誤り検出訂正
データ人出力線１１は、各シリアルデータに対応して発
生する誤り検出訂正符号情報のみの入出力線である。今
、データ人出力信号線１０で、第２図（ａ）に示すシリ
アルデータ信号１２ａ（８ビツトのデータｌ、データ２
．データ３、・・・）が情報処理装置側から転送され、
それと同期して各シリアルデータの誤り検出・訂正部’
ＡＪ　信’Ｊ　（東向パリデイ）１２ｂ（１ピントのパ
リティ１．パリテ、イ２．パリティ３．・・・）が１２
１り検出会計正情報信号線１１を介してシリアルに転送
されたとする。

この場合、１誤り検出訂正符報信号１２ｂは、誤り情報
記憶部９に人力され、誤り情報記憶部９がこれを一時的
に順次記憶する。一方、シリアルデータ信号１２ａは、
シフトレジスタ（Ｓ／Ｐ）８で受信され、ここでパラレ
ルデータに変換すれた後にデータラッチ部６に送られて
パラレルデータとして一時的に記憶され、誤り検出・訂
ＩＥ部４に送出される。

誤り検出・訂正部４は、転送されたデータを受けたとき
、そのデータがバイト単位のデータであれば、バイト単
位に受信データに対応して送られたパリティ情＋ｖ（１
ビツトのパリティ１．パリティ２．パリティ３．・壷・
）を誤り検出Φ訂正情報記憶部９から受取り（又は読出
し）、このパリティ情報と受信データ（８ビツトのデー
タ１．データ２．データ３．・・拳）から算出される（
或いは生成される）パリティ情報とを比較し、誤りが無
ければ、アドレス発生部５により指定されたアドレス領
域にそのデータを書き込む。なお、この場合のシフトレ
ジスタ８のシフトクロツタ信号、データラッチ部６のデ
ータラッチタイミングの制御、誤り情報記憶部９の誤り
検出・訂正部４に対する記憶されたパリティ情報の送出
タイミングの制御、そしてアドレス発生部５のアドレス
値の設定及びその更新制御は、それぞれ制御部７からの
タイミング制御信号により行われる。

さて、パリティチエツクの結果、誤りが検出された場合
には、この例では、パリティが１ビツトであるので、誤
り訂正はできない。この場合は誤り検出情報となってい
る。そこで、制御部７の制御により回路系をリセットし
て各データをクリアし、再送信号をシフトレジスタ８及
び誤り情報記憶部９にセットして半導体ファイルメモリ
２０からデータ人出力線ｌｏ、、ｉ＞り検出訂正データ
入出力線１１を介してその半導体ファイルメモリ・リー
ダライタ、ホストコンピュータ等のそれが接続された情
報処理装置に返送する。

以１−は、情報処理装置側から送出されたデータをファ
イルメモリ２０に書込み記憶する場合であるが、逆に、
ファイルメモリ２０からデータを読出す場合には、アド
レス発生部５により指定されるアドレスからデータが誤
り検出舎訂正部４に読出されて、それがデータラッチ部
６に送られ、誤り検出・訂ＩＥ部４で読出したデータの
誤りチエツクが行われた後に、誤り検出・訂ＩＩ：、部
４で生成したそのときのデータに対応する誤り訂正符号
情報が誤り情報記憶部９へと送られる。そして、データ
ラッチ部６に記憶されたパラレルデータがシフトレジス
タ８に送られ、ここでシリアルデータに変換されてこの
変換されたデータと誤り情報記憶部９に記憶されたパリ
デイデータとが制御部７の制御により同期してデータ人
出力線１０．誤り検＋８　、ｒ■正データ入出力線１１
を介して情報処理装置側に送出される。

第２図（ｂ）は、情報処理装置側で機知のダミー信号を
データ列の先頭にデータとして付加したシリアルデータ
Ｆ　’ｊ　ｌ　３　ａをデータ入出力信号線１０により
転送し、また１、誤り検出・訂正情報信号線１１にシリ
アルデータ信号１３ａに対して１バイト＋１ビツトの９
ビツトについて垂直パリティを１ビツトシフト毎に採り
、垂直パリティ情報１３ｂを発生して、これを誤り検出
・訂正信号線１１を介して送出する例である。

ファイルメモリ２０側では、これらのデータの転送をそ
れぞれ受けて、その誤り検出・訂正部４でシフトレジス
タ８からの出力であるパラレルデータを１ビツト毎ずら
せて垂直パリティを算出し、転送された垂直パリティと
比較し、誤り検出・訂正を行った後に半導体メモリ１に
書き込む。

第３図は、データ入出力信号線１０に対応する第１のデ
ータ入出力信号線２１がシリアルデータ入出力端子２１
ａに接続され、誤り検出・訂正情報信号線・線１１に対
応する誤り検出・訂正情報として第２のデータ人出力信
号線２２が誤り検出訂正情報入出力端子２１ａに接続さ
れているファイルメモリを小している。

ここで、情報処理装置は、第１のデータ入出力（＋’ｊ
　””Ｊ線２１で送られるデータのに位と下位ビットの
順序を逆にした逆順のデータを第２のデータ入出力信号
線２２を介して送出する。

第１．第２のデータ人出力信号２１．２２により転送さ
れたデータは、各々、情報送受信部２０ａ、２０ｂで受
信され、シフトレジスタ（Ｓ／Ｐ）１９　ａ％　　１９
　ｃによりパラレルデータに変換され、情報比較部１４
に送られる。情報比較部１４において、各桁のビットが
比較されてデータが−ａした場合に、情報比較部１４か
らのデータが送受信分離部１５に送られて、−旦ここに
保持され、データバス１７を介してアドレス発生部１６
によりｔｈ定したアドレス領域に受信したデータが書込
まれる。なお、１８は、アドレスバスである。

この場合、両信号線に、同時に１．／イズ等の影響があ
っても、破壊されるデータのビット位置が異なるため、
即座に誤りの検出ができ、かつ誤り内容によっては誤り
訂正も可能である。

一方、送信の場合には、半導体メモリ１から読出された
データが一旦送受信情報分離部１５に保持され、ここで
、読出しデータの誤りチエツクが行われて、誤り訂正符
号情報として読出しデータを−Ｌ位からＦ位へと逆に並
べた逆順情報が生成され、これと読出しデータとがシフ
トレジスタ（Ｐ／５）１９ｄ、１９ｂにそれぞれ送られ
てパラレルデータがシリアルミデータに変換され、それ
ぞれ情報送受信部２０ａ、２０ｂを経て第１のデータ人
出力信号線２１．第２のデータ入出力信号線２２を介し
て情報処理装置側に送出される。

以上説明してきたが、実施例では、垂直パリティと逆順
情報とを誤り検出Φ訂正情報としているが、誤り検出情
報或いは誤り検出訂正情報として転送する情報は、垂直
パリティだけでなく、先に送出したデータとの関係も含
めての水平、垂直バリデイのＦＣＣをはじめとして、Ｂ
ＣＣ（Ｂｌａｃｋ　　Ｃｈｅｃｋ　　　Ｃｈａｒａｃｔ
ｅｒ）、ＣＲＣ１反転情報等、種々の情報を採用し得る
。特に、誤り計重機能のある情報ばかりでな（、誤り検
出ができる情報であればどのような情報であってもよい
。

「発明の効果コ以」−説明したように、この発明では、シリアル情報転
送において、入出力データ情報とは別に誤り検出情報を
送受することにより、転送効率をアップすることができ
、ファイルメモリ側の誤り検出回路が最低比較機能だけ
で済むために誤り検出回路の簡略化ができる。

【図面の簡単な説明】

第を図は、この発明によるファイルメモリを適用した−
・実施例のブロック図、第２図（ａ）、（ｂ）・は、そ
れぞれその転送情報のフォーマットを小す説明図、第３
図は、この発明によるファイルメモリを適用した他の一
実施例のブロック図である。１・・・’＋４導体メモリ、２．１７・・・データバス
、３．１８・・・アドレスバス、４・・・誤り検出訂正
部、５．１６・・・アドレス発生部、６・・・データラ
ッチ部、７・・・制御部、８・・・シフトレジスタ、９
・・・誤り検出訂正情報記憶部、１０．２１．２２・・・データ入出力信シナ線、１１・
・・誤り検出串打正信号線、１２ａ・・・シリアルデータ信号、１２ｂ・・・誤り検出・訂正信号、１３ａ・・・シリアルデータイ５号、１３ｂ・・・垂直パリティ情報、１４・・・情報比較部、１５・・・送受情報分離部。第　　１　　図第　　２　図（ａ）特許出願人　日立マクセル株式会社

Claims

【特許請求の範囲】

（１）情報処理装置に接続され、シリアル伝送により情
報の授受を行う半導体ファイルメモリ装置において、入
出力情報の第１の信号線と、誤り検出情報の第２の信号
線とをそれぞれ独立に有し、第１の信号線を介して送出
された入力情報に対する誤り検出情報を第２の信号線を
介してシリアルに受けることを特徴とする半導体ファイ
ルメモリ装置。
（２）誤り検出情報は誤り検出・訂正情報であって、第
１の信号線を介して受けた入力情報をパラレルデータに
変換するシフトレジスタと、第２の信号線を介して受け
た前記誤り・訂正情報を記憶する記憶部と、前記入力情
報から誤り検出・訂正情報を生成してこれと送られた前
記誤り検出・訂正情報とを比較し、誤り検出を行い、か
つ訂正可能な場合には訂正を行う誤り検出・訂正回路と
を備えることを特徴とする請求項１記載の半導体ファイ
ルメモリ装置。