JPH0219977B2 - - Google Patents
Info
- Publication number
- JPH0219977B2 JPH0219977B2 JP57038081A JP3808182A JPH0219977B2 JP H0219977 B2 JPH0219977 B2 JP H0219977B2 JP 57038081 A JP57038081 A JP 57038081A JP 3808182 A JP3808182 A JP 3808182A JP H0219977 B2 JPH0219977 B2 JP H0219977B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrodes
- electrode
- holes
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、識別カードなどに用いられるIC基
板を製造する方法に関するものである。
板を製造する方法に関するものである。
従来の識別カード用のIC基板では、第１図に
示す如く、基板１の裏面に設けた裏面電極２に
IC３が接続され、プラスチツクの保護層４で保
護されており、裏面電極２は、外部端子となる表
面電極５とスルーホール６により電気的に接続さ
れていて、このように形成されたIC基板を、カ
ード７に予め設けられた凹部８に、プラスチツク
の接着剤による充填層９により装着されて用いら
れている。
示す如く、基板１の裏面に設けた裏面電極２に
IC３が接続され、プラスチツクの保護層４で保
護されており、裏面電極２は、外部端子となる表
面電極５とスルーホール６により電気的に接続さ
れていて、このように形成されたIC基板を、カ
ード７に予め設けられた凹部８に、プラスチツク
の接着剤による充填層９により装着されて用いら
れている。
しかしながら、このスルーホール６は、カード
デザイン上において見映えが悪く、またIC用電
源（＋5V、＋25V、GND等）に対するスルーホ
ール６の電流容量のマージンが少な過ぎる欠点が
あつた。さらに識別カードを誤つて衣服と共に洗
濯してしまうなどの際に、洗剤などがスルーホー
ル６の隙間より内部に浸入し、ICまでも損傷す
るおそれがあり、さらに、識別カードに改変を加
えようとする者に、電極の位置を知らせるという
情報を与える、などの欠点を有するものであつ
た。
デザイン上において見映えが悪く、またIC用電
源（＋5V、＋25V、GND等）に対するスルーホ
ール６の電流容量のマージンが少な過ぎる欠点が
あつた。さらに識別カードを誤つて衣服と共に洗
濯してしまうなどの際に、洗剤などがスルーホー
ル６の隙間より内部に浸入し、ICまでも損傷す
るおそれがあり、さらに、識別カードに改変を加
えようとする者に、電極の位置を知らせるという
情報を与える、などの欠点を有するものであつ
た。
本発明は、これらの欠点を除き、体裁がよく、
電極の電流容量が大であり、薬剤が浸入するよう
な隙間はなく、また、電極の位置の目印にならな
いように表裏の電極の接続を行つたIC基板の製
法を提供することを目的とするものである。
電極の電流容量が大であり、薬剤が浸入するよう
な隙間はなく、また、電極の位置の目印にならな
いように表裏の電極の接続を行つたIC基板の製
法を提供することを目的とするものである。
本発明は、基板素材のIC基板となるべき部分
の周囲に電極の数と同じ数の穴を環状に設け、次
に該基板素材の表裏を、前記穴をおおつて導電体
膜にて被覆し、次に前記穴において、基板の周囲
よりはみ出させて前記表側及び裏側の導電体膜を
切り取ると共に、前記基板の周縁よりはみ生た前
記表側及び裏側の電極のはみ出し部を互に圧着し
て電気的接続を行わしめ、前記基板素材に前記導
電体膜を被覆した直後のプロセスから、前記電気
的接触を行わしめた後のプロセスまでのプロセス
のうち、何れかのプロセスにおいて、前記導電体
膜を複数個の電極に分離し、前記基板の周縁の外
周面をわたつて表裏にまたがつた複数個の電極を
形成することを特徴とするIC基板の製法である。
の周囲に電極の数と同じ数の穴を環状に設け、次
に該基板素材の表裏を、前記穴をおおつて導電体
膜にて被覆し、次に前記穴において、基板の周囲
よりはみ出させて前記表側及び裏側の導電体膜を
切り取ると共に、前記基板の周縁よりはみ生た前
記表側及び裏側の電極のはみ出し部を互に圧着し
て電気的接続を行わしめ、前記基板素材に前記導
電体膜を被覆した直後のプロセスから、前記電気
的接触を行わしめた後のプロセスまでのプロセス
のうち、何れかのプロセスにおいて、前記導電体
膜を複数個の電極に分離し、前記基板の周縁の外
周面をわたつて表裏にまたがつた複数個の電極を
形成することを特徴とするIC基板の製法である。
第２〜４図において、IC基板としては基板素
材であるキヤリアフイルム１１の円形の周縁１２
の内部が最終的な基板１３の領域である。即ち、
基板１３の周囲に穴１４を電極の数と同じ数だけ
間隔をおいて環状に設け、穴１４，１４間に形成
した保持部１５によつて基板１３が、外側のキヤ
リアフイルム１１から支えられている。この基板
１３の表面及び裏面には複数個の表面電極１６及
び裏面電極１７が設けられていて、この表面電極
１６及び裏面電極１７は、銅などの金属膜、即ち
導電体膜の貼付、転写、金属の蒸着、メツキなど
で連続的に設けた後、エツチング、機械的除去な
どにより溝状に隙間を設けて複数個の電極を形成
する。この場合、前記表面電極１６、裏面電極１
７ともその外側は、基板１３の周縁に達し、各々
の穴１４に、表面電極１６及び裏面電極１７が一
つづつ臨んでいて、裏面中央の電極部１８はIC
３を載置する部分となる。
材であるキヤリアフイルム１１の円形の周縁１２
の内部が最終的な基板１３の領域である。即ち、
基板１３の周囲に穴１４を電極の数と同じ数だけ
間隔をおいて環状に設け、穴１４，１４間に形成
した保持部１５によつて基板１３が、外側のキヤ
リアフイルム１１から支えられている。この基板
１３の表面及び裏面には複数個の表面電極１６及
び裏面電極１７が設けられていて、この表面電極
１６及び裏面電極１７は、銅などの金属膜、即ち
導電体膜の貼付、転写、金属の蒸着、メツキなど
で連続的に設けた後、エツチング、機械的除去な
どにより溝状に隙間を設けて複数個の電極を形成
する。この場合、前記表面電極１６、裏面電極１
７ともその外側は、基板１３の周縁に達し、各々
の穴１４に、表面電極１６及び裏面電極１７が一
つづつ臨んでいて、裏面中央の電極部１８はIC
３を載置する部分となる。
次に、第５図に示す如く、表面電極１６と裏面
電極１７とを無電解メツキなどにより形成した接
続部２０により、基板１３の周縁１２（第２，３
図）の外周面１９（第４図）をわたつて電気的に
接続して、その後、電解メツキにより厚盛りを行
い、さらに金メツキにて保護する。
電極１７とを無電解メツキなどにより形成した接
続部２０により、基板１３の周縁１２（第２，３
図）の外周面１９（第４図）をわたつて電気的に
接続して、その後、電解メツキにより厚盛りを行
い、さらに金メツキにて保護する。
次に、保持部１５より基板１３を切り離し、第
６図に示す如く、電極部１８にIC３を装着し、
金線２１によりワイヤボンデイングを行つてから
プラスチツクにより保護層４を形成し、これを第
１図に示す如くカード７の凹部８に接着剤の充填
材で装填するのが普通である。
６図に示す如く、電極部１８にIC３を装着し、
金線２１によりワイヤボンデイングを行つてから
プラスチツクにより保護層４を形成し、これを第
１図に示す如くカード７の凹部８に接着剤の充填
材で装填するのが普通である。
本発明の実施例の製法の過程では、先ず第７図
に示すように基板素材１０の表面と裏面に銅箔用
の接着剤層２２を設け、第８図の如く、ICの基
板１３となるべき部分の周囲に電極の数と同じ数
の穴１４を環状に設け（第２〜３図の穴１４と同
様）、次に第９図の如く電極素材としての導電体
膜である銅箔２３，２４を表、裏に、穴１４をお
おつて貼り着けて被覆する。この状態では、基板
１３の周縁１２の外周面１９は絶縁状態にある。
に示すように基板素材１０の表面と裏面に銅箔用
の接着剤層２２を設け、第８図の如く、ICの基
板１３となるべき部分の周囲に電極の数と同じ数
の穴１４を環状に設け（第２〜３図の穴１４と同
様）、次に第９図の如く電極素材としての導電体
膜である銅箔２３，２４を表、裏に、穴１４をお
おつて貼り着けて被覆する。この状態では、基板
１３の周縁１２の外周面１９は絶縁状態にある。
次に、第１０図の如く、基板１３の周縁１２よ
り少し離れた位置にある刃２５と、段部２６と、
穴１４の外側付近を切る刃２７を備えたカツター
２８を下降せしめて、穴１４の部分の銅箔２３，
２４を、基板１３の周縁１２より少しはみ出させ
た状態で切断し、さらにカツター２８を下降せし
め段部２６により、はみ出した銅箔２３と２４を
台２９に押し付け、超音波振動を与えて銅箔２３
と２４とを超音波溶接により電気的に接続、或い
は極めて接近せしめる。
り少し離れた位置にある刃２５と、段部２６と、
穴１４の外側付近を切る刃２７を備えたカツター
２８を下降せしめて、穴１４の部分の銅箔２３，
２４を、基板１３の周縁１２より少しはみ出させ
た状態で切断し、さらにカツター２８を下降せし
め段部２６により、はみ出した銅箔２３と２４を
台２９に押し付け、超音波振動を与えて銅箔２３
と２４とを超音波溶接により電気的に接続、或い
は極めて接近せしめる。
次に第１１図の如く、銅箔２３と２４接続部或
いは近接部を、無電解メツキにより接続して電気
的接続を行い、さらに電解メツキで厚盛りを行
い、さらに金メツキを施し、このようにして形成
した接続部２０により、基板１３の周縁１２の外
周面１９をわたつて表裏にまたがつて表の銅箔２
３とと裏の銅箔２４とが電気的に接続される。
いは近接部を、無電解メツキにより接続して電気
的接続を行い、さらに電解メツキで厚盛りを行
い、さらに金メツキを施し、このようにして形成
した接続部２０により、基板１３の周縁１２の外
周面１９をわたつて表裏にまたがつて表の銅箔２
３とと裏の銅箔２４とが電気的に接続される。
次に第１２図に示す如くレジスト材３０を電極
の形状に応じて配備し、エツチングを行つて、銅
箔を分離し第１３図の如く銅箔パターンにより表
面電極１６及び裏面電極１７を形成する。
の形状に応じて配備し、エツチングを行つて、銅
箔を分離し第１３図の如く銅箔パターンにより表
面電極１６及び裏面電極１７を形成する。
このようにして形成された表面電極１６及び裏
面電極１７は、基板１３の周縁１２の外周面１９
をわたつて、接続部２０により電気的に接続され
ている。
面電極１７は、基板１３の周縁１２の外周面１９
をわたつて、接続部２０により電気的に接続され
ている。
この実施例でのIC基板は、第６図に示すよう
に裏面電極１７の電極部１８にIC３を装着し、
金線２１によりワイヤボンデイングを行つてから
樹脂で保護層４を被覆してICを密閉封止し、さ
さらに第１図例と同様にこれをカードの凹部に充
填材、例えば接着剤をもつて装着して識別カード
として用いられるものである。
に裏面電極１７の電極部１８にIC３を装着し、
金線２１によりワイヤボンデイングを行つてから
樹脂で保護層４を被覆してICを密閉封止し、さ
さらに第１図例と同様にこれをカードの凹部に充
填材、例えば接着剤をもつて装着して識別カード
として用いられるものである。
この場合、外部端子となる表面電極１６には、
スルーホールの如き穴はなく、平坦であり、外見
がよく、また、接続部２０の断面積は、幅及び厚
さの選択により十分なる電流容量を確保すること
ができ、薬剤浸入を招く穴がなく、また、目印が
ないので外部端子であるかどうか区別が容易でな
いので、カードの改変をも予防することができ
る。
スルーホールの如き穴はなく、平坦であり、外見
がよく、また、接続部２０の断面積は、幅及び厚
さの選択により十分なる電流容量を確保すること
ができ、薬剤浸入を招く穴がなく、また、目印が
ないので外部端子であるかどうか区別が容易でな
いので、カードの改変をも予防することができ
る。
エツチングの代わりに機械的に銅箔の一部を除
去して電極を分離するようにしてもよい。この電
極分離のプロセスは、銅箔２３，２４にて被覆を
行つた（第９部）直後のプロセスから、接続部２
０を形成した（第１１図）後のプロセスまでの間
の、何れの段階のプロセスにおいて行つてもよ
い。
去して電極を分離するようにしてもよい。この電
極分離のプロセスは、銅箔２３，２４にて被覆を
行つた（第９部）直後のプロセスから、接続部２
０を形成した（第１１図）後のプロセスまでの間
の、何れの段階のプロセスにおいて行つてもよ
い。
本発明は、基板素材のIC基板となるべき部分
の周囲に電極の数と同じ数の穴を環状に設け、次
に該基板素材の表裏を、前記穴をおおつて導電体
膜にて被覆し、次に前記穴において、基板の周囲
よりはみ出させて前記表側及び裏側の導電体膜を
切り取ると共に前記基板の周縁よりはみ出た前記
表側及び裏側の電極のはみ出し部を互に圧着して
電気的接続を行わしめ、前記導電体膜を複数個の
電極に分離し、前記基板の周縁の外周面をわたつ
て表裏にまたがつた複数個の電極を形成すること
により、必要な電流容量に対するマージンが十分
とれ、薬剤などが浸入するおそれがなく、また、
外部電極の位置が不明となり改変を防ぐことがで
きるIC基板を簡便に製造することができると共
に、生産性も著しく良好にでき、識別カードなど
においてはカードのデザイン、印刷に与える障害
がなくなり体裁がよいし、またカードの発行会社
や使用会社などを表示する文字や図形を表面電極
を用いて表示する場合、即ち表面電極自体の形を
文字や図形の形とする場合に極めて好適な製品と
し、商品価値を大幅に高められるものである。
の周囲に電極の数と同じ数の穴を環状に設け、次
に該基板素材の表裏を、前記穴をおおつて導電体
膜にて被覆し、次に前記穴において、基板の周囲
よりはみ出させて前記表側及び裏側の導電体膜を
切り取ると共に前記基板の周縁よりはみ出た前記
表側及び裏側の電極のはみ出し部を互に圧着して
電気的接続を行わしめ、前記導電体膜を複数個の
電極に分離し、前記基板の周縁の外周面をわたつ
て表裏にまたがつた複数個の電極を形成すること
により、必要な電流容量に対するマージンが十分
とれ、薬剤などが浸入するおそれがなく、また、
外部電極の位置が不明となり改変を防ぐことがで
きるIC基板を簡便に製造することができると共
に、生産性も著しく良好にでき、識別カードなど
においてはカードのデザイン、印刷に与える障害
がなくなり体裁がよいし、またカードの発行会社
や使用会社などを表示する文字や図形を表面電極
を用いて表示する場合、即ち表面電極自体の形を
文字や図形の形とする場合に極めて好適な製品と
し、商品価値を大幅に高められるものである。
第１図は従来例の断面図、第２図は平面図、第
３図は裏面図、第４図は第２図の−線断面
図、第５図、第６図は製作過程を示す断面図、第
７図ないし第１３図はそれぞれ本発明の実施例に
おける製作過程を示す断面図である。 １，１３……基板、２，１７……裏面電極、３
……IC、４……保護層、５，１６……表面電極、
６……スルーホール、７……カード、８……凹
部、９……充填層、１１……キヤリアフイルム、
１２……周縁、１４……穴、１５……保持部、１
８……電極部、１９……外周面、２０……接続
部、２１……金線、２２……接着剤層、２３，２
４……銅箔、２５，２７……刃、２６……段部、
２８……カツター、２９……台、３０……レジス
ト材。
３図は裏面図、第４図は第２図の−線断面
図、第５図、第６図は製作過程を示す断面図、第
７図ないし第１３図はそれぞれ本発明の実施例に
おける製作過程を示す断面図である。 １，１３……基板、２，１７……裏面電極、３
……IC、４……保護層、５，１６……表面電極、
６……スルーホール、７……カード、８……凹
部、９……充填層、１１……キヤリアフイルム、
１２……周縁、１４……穴、１５……保持部、１
８……電極部、１９……外周面、２０……接続
部、２１……金線、２２……接着剤層、２３，２
４……銅箔、２５，２７……刃、２６……段部、
２８……カツター、２９……台、３０……レジス
ト材。
Claims (1)
- １ 基板素材のIC基板となるべき部分の周囲に
電極の数と同じ数の穴を環状に設け、次に該基板
素材の表裏を、前記穴をおおつて導電体膜にて被
覆し、次に前記穴において、基板の周囲よりはみ
出させて前記表側及び裏側の導電体膜を切り取る
と共に、前記基板の周縁よりはみ出た前記表側及
び裏側の電極のはみ出し部を互に圧着して電気的
接続を行わしめ、前記基板素材に前記導電体膜を
被覆した直後のプロセスから、前記電気的接触を
行わしめた後のプロセスまでのプロセスのうち、
何れかのプロセスにおいて、前記導電体膜を複数
個の電極に分離し、前記基板の周縁の外周面をわ
たつて表裏にまたがつた複数個の電極を形成する
ことを特徴とするIC基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038081A JPS58155747A (ja) | 1982-03-12 | 1982-03-12 | Ｉｃ基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038081A JPS58155747A (ja) | 1982-03-12 | 1982-03-12 | Ｉｃ基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58155747A JPS58155747A (ja) | 1983-09-16 |
| JPH0219977B2 true JPH0219977B2 (ja) | 1990-05-07 |
Family
ID=12515526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57038081A Granted JPS58155747A (ja) | 1982-03-12 | 1982-03-12 | Ｉｃ基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155747A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0517269Y2 (ja) * | 1986-05-15 | 1993-05-10 | ||
| JPH01108798A (ja) * | 1987-10-21 | 1989-04-26 | Nec Corp | プリント配線板の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010564A (ja) * | 1973-05-25 | 1975-02-03 |
-
1982
- 1982-03-12 JP JP57038081A patent/JPS58155747A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58155747A (ja) | 1983-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801999A (en) | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers | |
| TW444288B (en) | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device | |
| JPH03202400A (ja) | 電子モジュールの封止方法及び該方法により作成されるマイクロモジュール | |
| CN101160016B (zh) | 布线电路基板 | |
| US3052823A (en) | Printed circuit structure and method of making the same | |
| GB2047474A (en) | A strip carrying devices for processing electrical signals, and a method of producing the strip | |
| JPS62270393A (ja) | Ｉｃカ−ド及びその製造方法 | |
| CA2460840C (en) | Thin electronic label and method for making same | |
| US4969257A (en) | Transfer sheet and process for making a circuit substrate | |
| JP2000150702A (ja) | 半導体装置の製造方法 | |
| TW200908833A (en) | Metal plugged substrates with no adhesive between metal and polyimide | |
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| JPH0219977B2 (ja) | ||
| JP4149293B2 (ja) | コイルオンチップ及びコイルオンチップの製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JPH025599B2 (ja) | ||
| JP4450921B2 (ja) | Ｉｃカード用ｉｃチップ実装基板 | |
| JPS622706Y2 (ja) | ||
| JP3621869B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002359325A (ja) | 半導体装置用基板その製造方法および半導体装置 | |
| JPH031892Y2 (ja) | ||
| JP2802495B2 (ja) | Ｉｃカード用プリント配線板 | |
| JPH0726139Y2 (ja) | Ｉｃカード | |
| JPS6141303B2 (ja) | ||
| JPH07254770A (ja) | フレキシブルプリント配線板の製造方法 |