JPH0220118A - 空間分割スイッチ - Google Patents
空間分割スイッチInfo
- Publication number
- JPH0220118A JPH0220118A JP16897088A JP16897088A JPH0220118A JP H0220118 A JPH0220118 A JP H0220118A JP 16897088 A JP16897088 A JP 16897088A JP 16897088 A JP16897088 A JP 16897088A JP H0220118 A JPH0220118 A JP H0220118A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- cross
- data line
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力データ線と出力データ線との間に配設さ
れた叉点スイッチを開閉することにより、空間的に展開
された入力データを変換して出力データとして出力する
空間分割スイッチに関するものである。
れた叉点スイッチを開閉することにより、空間的に展開
された入力データを変換して出力データとして出力する
空間分割スイッチに関するものである。
第４図は、従来の同期形空間分割スイッチの構成を示す
構成図である。同図において、１は４×４のマトリクス
状に構成された叉点マトリクススイッチ、２は例えばＤ
ラッチで構成された人力データレジスタ、３は出力デー
タレジスタ、４−１４−２．４−３．４−４はそれぞれ
入力データハイウェイ、５−１．５−２．５−３．５−
４はそれぞれ出力データハイウェイ、６は第１の同期用
のクロックＣＫＩの入力端子、７は第２の同期用のクロ
ックＣＫ２の入力端子、８−１． ８−２８−３．８−
４は叉点マトリクススイッチ１への人力データ線、９−
１．９−２．９−３．９４は出力データ線である。
構成図である。同図において、１は４×４のマトリクス
状に構成された叉点マトリクススイッチ、２は例えばＤ
ラッチで構成された人力データレジスタ、３は出力デー
タレジスタ、４−１４−２．４−３．４−４はそれぞれ
入力データハイウェイ、５−１．５−２．５−３．５−
４はそれぞれ出力データハイウェイ、６は第１の同期用
のクロックＣＫＩの入力端子、７は第２の同期用のクロ
ックＣＫ２の入力端子、８−１． ８−２８−３．８−
４は叉点マトリクススイッチ１への人力データ線、９−
１．９−２．９−３．９４は出力データ線である。
次に第４図を参照して従来の空間分割スイッチの動作を
説明する。入力データハイウエイ４−１４−２．４−３
．４−４上を伝送されてきたデータ（空間的に展開され
た入力データ）は入力データレジスタ２にラッチされる
。次に、ラッチされた人力データはマトリクス状に構成
された叉点マトリクススイッチ１に送出され、その叉点
の開閉状態に基づき、出力データレジスタ３に伝送され
、そのレジスタ３にランチされる。さらに、この出力デ
ータレジスタ３にランチされたデータは出力データハイ
ウエイ５−１．５−２．５−３゜５−４上に送出される
。入力データレジスタ２および出力データレジスタ３に
対するランチクロックは同期クロックの入力端子６およ
び７がら供給される。
説明する。入力データハイウエイ４−１４−２．４−３
．４−４上を伝送されてきたデータ（空間的に展開され
た入力データ）は入力データレジスタ２にラッチされる
。次に、ラッチされた人力データはマトリクス状に構成
された叉点マトリクススイッチ１に送出され、その叉点
の開閉状態に基づき、出力データレジスタ３に伝送され
、そのレジスタ３にランチされる。さらに、この出力デ
ータレジスタ３にランチされたデータは出力データハイ
ウエイ５−１．５−２．５−３゜５−４上に送出される
。入力データレジスタ２および出力データレジスタ３に
対するランチクロックは同期クロックの入力端子６およ
び７がら供給される。
第５図は叉点スイッチの従来の構成例を示す回路図であ
り、同図において、８は人力データ線、９は出力データ
線、１０は入力データとスイッチ開閉データを入力とす
るアンドゲート、１１はワイヤードオア、１２はスイッ
チ開閉データの入力端子である。スイッチの動作を説明
すると、入力端子１２に論理１−１」が与えられている
状態ではアンドゲート１０は活性状態であり、出力には
人力データと同一極性のデータが現われデータが伝送さ
れる。一方、スイッチ開閉データの入力端子１２に論理
ｒＯＪが与えられている状態ではアンドゲートｌＯの出
力は入力データに関係なく論理「０」に保たれている。
り、同図において、８は人力データ線、９は出力データ
線、１０は入力データとスイッチ開閉データを入力とす
るアンドゲート、１１はワイヤードオア、１２はスイッ
チ開閉データの入力端子である。スイッチの動作を説明
すると、入力端子１２に論理１−１」が与えられている
状態ではアンドゲート１０は活性状態であり、出力には
人力データと同一極性のデータが現われデータが伝送さ
れる。一方、スイッチ開閉データの入力端子１２に論理
ｒＯＪが与えられている状態ではアンドゲートｌＯの出
力は入力データに関係なく論理「０」に保たれている。
従って、ワイヤードオア１１はオフであり、出力データ
線９には、図示されていない別の活性状態となっている
叉点スイッチのデータが伝送される。
線９には、図示されていない別の活性状態となっている
叉点スイッチのデータが伝送される。
第６図は第５図の叉点スイッチの具体的なトランジスタ
回路構成の一例を示す回路図であり、Ｎ１〕Ｎトランジ
スタＱｌ−Ｑ４、定電流源１１および抵抗Ｒ［にて、高
速動作に適した公知の電流切替（ＣＭＬ）形回路を用い
たアンドゲートを構成している。、ＮＰＮトランジスタ
フタはエミッタフォロワであり、エミ・７タを出力デー
タ線９に接続することにより、公知のワイヤードオア論
理を実現している。１３は電圧Ｖｃｃ（通常はグランド
レベル）を供給する電＃端子、１４は電圧ＶＥＥ（５，
２Ｖ）を供給する電源端子、１５は参照電圧ｖ１を供給
する参照電圧端子、１６は参照電圧Ｖ２を供給する参照
電圧端子である。通常、参照電圧Ｖ。
回路構成の一例を示す回路図であり、Ｎ１〕Ｎトランジ
スタＱｌ−Ｑ４、定電流源１１および抵抗Ｒ［にて、高
速動作に適した公知の電流切替（ＣＭＬ）形回路を用い
たアンドゲートを構成している。、ＮＰＮトランジスタ
フタはエミッタフォロワであり、エミ・７タを出力デー
タ線９に接続することにより、公知のワイヤードオア論
理を実現している。１３は電圧Ｖｃｃ（通常はグランド
レベル）を供給する電＃端子、１４は電圧ＶＥＥ（５，
２Ｖ）を供給する電源端子、１５は参照電圧ｖ１を供給
する参照電圧端子、１６は参照電圧Ｖ２を供給する参照
電圧端子である。通常、参照電圧Ｖ。
は入力データ電圧振幅の中間電圧に設定され、参照電圧
■２はス・インチ開閉データ電圧振幅の中間に設定され
る。
■２はス・インチ開閉データ電圧振幅の中間に設定され
る。
次に、第６図の回路の動作を説明する。入力端子１２に
論理ｒｉｌ（スイッチ閉に対応）が与えられている時、
差動トランジスタペアＱ３．Ｑ４のうらトランジスタＱ
３がオン、Ｑ４がオフとなり、定電流源！１の電流はト
ランジスタＱ３に流れ、トランジスタＱ３のコレクタに
接続された差動トランジスタペアＱｌ、Ｑ２のスイッチ
を活性状態とする。これにより、入力データが論理「１
」の時はトランジスタＱ１がオンで０２がオフ、入力デ
ータが論理「０」の時はトランジスタＱｌがオフで０２
がオンとなり、入力データと同極性の論理電圧信号が抵
抗Ｒ１に電圧振幅ｒ＋ＸＩ＋（ｒ、は抵抗Ｒ１の抵抗値
、■、は定電流源１１の電流値）で生し、エミッタフォ
ロワＱ５を介して出力データ線９に入力データと同極性
の信号が伝送される。
論理ｒｉｌ（スイッチ閉に対応）が与えられている時、
差動トランジスタペアＱ３．Ｑ４のうらトランジスタＱ
３がオン、Ｑ４がオフとなり、定電流源！１の電流はト
ランジスタＱ３に流れ、トランジスタＱ３のコレクタに
接続された差動トランジスタペアＱｌ、Ｑ２のスイッチ
を活性状態とする。これにより、入力データが論理「１
」の時はトランジスタＱ１がオンで０２がオフ、入力デ
ータが論理「０」の時はトランジスタＱｌがオフで０２
がオンとなり、入力データと同極性の論理電圧信号が抵
抗Ｒ１に電圧振幅ｒ＋ＸＩ＋（ｒ、は抵抗Ｒ１の抵抗値
、■、は定電流源１１の電流値）で生し、エミッタフォ
ロワＱ５を介して出力データ線９に入力データと同極性
の信号が伝送される。
入力端子１２に論理「０」 （スイッチ開に対応）が与
えられている時には差動トランジスタペアＱ３、Ｑ４の
うちトランジスタＱ３がオフ、Ｑ４がオンであり、定電
流源１１の電流はトランジスタＱ４を介して常に抵抗Ｒ
１を流れるため、トランジスタＱ５のベース電位はＶｃ
ｃ ｒ＋ＸＩ＋の低電位となり、エミッタフォロワト
ランジスタＱ５はオフとなり、出力データ線９には信号
が伝送されない。
えられている時には差動トランジスタペアＱ３、Ｑ４の
うちトランジスタＱ３がオフ、Ｑ４がオンであり、定電
流源１１の電流はトランジスタＱ４を介して常に抵抗Ｒ
１を流れるため、トランジスタＱ５のベース電位はＶｃ
ｃ ｒ＋ＸＩ＋の低電位となり、エミッタフォロワト
ランジスタＱ５はオフとなり、出力データ線９には信号
が伝送されない。
このように、従来の叉点マトリクススイッチは叉点１個
について定電流ａ１個、トランジスタ５個、抵抗１個に
て構成されており、４人力４出力の空間分割スイッチ全
体の叉点マトリクススイッチの場合、この４”＝１６倍
の素子および定電流源が必要となっていた。一般にＮ入
力Ｎ出力の空間分割スイッチではＮ２倍となり、極めて
多くの素子数を要し、また消費電力も増大してしまうと
いう欠点があった。
について定電流ａ１個、トランジスタ５個、抵抗１個に
て構成されており、４人力４出力の空間分割スイッチ全
体の叉点マトリクススイッチの場合、この４”＝１６倍
の素子および定電流源が必要となっていた。一般にＮ入
力Ｎ出力の空間分割スイッチではＮ２倍となり、極めて
多くの素子数を要し、また消費電力も増大してしまうと
いう欠点があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、素子数および消費電力の少ない
空間分割スイッチを促供することにある。
の目的とするところは、素子数および消費電力の少ない
空間分割スイッチを促供することにある。
このような目的を達成するために本発明は、入力データ
線と出力データ線との間に配設された叉点スイッチを開
閉することにより、空間的に展開された人力データを変
換して出力データとして出力する空間分割スイッチにお
いて、叉点スイッチのうら同じ出力データ線に接続され
た叉点スイッチに対して共通の定電流源を具備するよう
にしたものである。
線と出力データ線との間に配設された叉点スイッチを開
閉することにより、空間的に展開された人力データを変
換して出力データとして出力する空間分割スイッチにお
いて、叉点スイッチのうら同じ出力データ線に接続され
た叉点スイッチに対して共通の定電流源を具備するよう
にしたものである。
［作用］
本発明による空間分割スイッチにおいては、同じ出力デ
ータ線に接続された叉点スイッチは共通の定電流源によ
り駆動される。
ータ線に接続された叉点スイッチは共通の定電流源によ
り駆動される。
本発明による空間分割スイッチは、同一出力データ線に
接続された叉点スイッチの定電流源を共通とし１、これ
にスイッチ開閉を制御するトランジスタのエミッタを共
通に接続し、Ｆ記トランジフタのコレクタに人力データ
伝送用の差動トラ：／・、・フタペアの共通エミッタを
接続し、上記差動トランジスタペアのベースを入力デー
タ線、コレクタを出力データ線に接続して叉点スイッチ
とすることを最も１要な特徴とする。従来の技術とは、
同一出力データ綿に接続された複数の叉点ス・イノ千に
おいて定電流源が１個のみである点、出力ブタ線へのデ
ータ伝送が、エミッタフォロワではなく、差動トランジ
スタベアのコレクタからなされる点が異なる。
接続された叉点スイッチの定電流源を共通とし１、これ
にスイッチ開閉を制御するトランジスタのエミッタを共
通に接続し、Ｆ記トランジフタのコレクタに人力データ
伝送用の差動トラ：／・、・フタペアの共通エミッタを
接続し、上記差動トランジスタペアのベースを入力デー
タ線、コレクタを出力データ線に接続して叉点スイッチ
とすることを最も１要な特徴とする。従来の技術とは、
同一出力データ綿に接続された複数の叉点ス・イノ千に
おいて定電流源が１個のみである点、出力ブタ線へのデ
ータ伝送が、エミッタフォロワではなく、差動トランジ
スタベアのコレクタからなされる点が異なる。
第１図は本発明による空間分割スイッチを構成する叉点
マトリクススイッチの第１の実施例を示す回路図である
。同図において、８−１．８−２８−３．８−４は入力
データ線、９−１．９２．１−３．９−４は出力データ
線、１Ｏ−ｉｊＮ＝ｔ、 ２．３．４、ｊ＝１．２．３
．４）は叉点スイッチ、１２はスイッチ開閉データの入
力端子、Ｉ３は電圧ＶＣＣを供給する電源端子、１４は
電圧ＶＥＥを供給する電源端子、１５は参照電圧■１を
供給する参照電圧端子、ＱＩ Ｑ２およびＱ３は第１．
第２および第３のトランジスタ、Ｉ１１□、ｌ ｌ−３
，ｌ １−１は定電流源であり、これらは４×４の叉点
マトリクススイッチを構成しでいる。
マトリクススイッチの第１の実施例を示す回路図である
。同図において、８−１．８−２８−３．８−４は入力
データ線、９−１．９２．１−３．９−４は出力データ
線、１Ｏ−ｉｊＮ＝ｔ、 ２．３．４、ｊ＝１．２．３
．４）は叉点スイッチ、１２はスイッチ開閉データの入
力端子、Ｉ３は電圧ＶＣＣを供給する電源端子、１４は
電圧ＶＥＥを供給する電源端子、１５は参照電圧■１を
供給する参照電圧端子、ＱＩ Ｑ２およびＱ３は第１．
第２および第３のトランジスタ、Ｉ１１□、ｌ ｌ−３
，ｌ １−１は定電流源であり、これらは４×４の叉点
マトリクススイッチを構成しでいる。
説明を簡争にするため、出力データ線９−４ （こ接続
された叉点スイッチ１０−１４．１０−２１１０−３４
．１０−４４について以丁に述べる。
された叉点スイッチ１０−１４．１０−２１１０−３４
．１０−４４について以丁に述べる。
各々の叉点スイッチは、ベースが入力端子１２に接続さ
れ、エミッタが共通定電流源１．４に接続されたスイッ
チ開閉制御用トランジスタＱ３と、共通エミッタがトラ
ンジスタＱ３のコ１／クタに接続された入力データ伝送
用の差ｖＪトランジスフタアＱｌ、Ｑ２とから成る。ト
ランジスタω１のコレクタは電源端子１３に接続され、
そのベースは入力データｖＡ８−１．８−２．８−３．
８−４に接、続されている。トランジスタＱ２のベース
は参照電圧端子１５に接続され、そのコレクタは他の叉
点スイッチ１０−１４，１（１−２４，１Ｌ−３１、Ｌ
−共通に出力データ線９−４に接、碕されている。
れ、エミッタが共通定電流源１．４に接続されたスイッ
チ開閉制御用トランジスタＱ３と、共通エミッタがトラ
ンジスタＱ３のコ１／クタに接続された入力データ伝送
用の差ｖＪトランジスフタアＱｌ、Ｑ２とから成る。ト
ランジスタω１のコレクタは電源端子１３に接続され、
そのベースは入力データｖＡ８−１．８−２．８−３．
８−４に接、続されている。トランジスタＱ２のベース
は参照電圧端子１５に接続され、そのコレクタは他の叉
点スイッチ１０−１４，１（１−２４，１Ｌ−３１、Ｌ
−共通に出力データ線９−４に接、碕されている。
次に動作について説明する。例えば叉点スイッチｌ Ｏ
−４４の入力端子１２に論理１−１１がＬ−ｊえられ、
残りの叉点スイッチｔｏ−１４，１０−２４，１０−３
４の入力端子１２には論理「０」が与えられているとす
ると、公知の電流切替回路の動作により、定電流源１１
−１は叉点スイッチｌ〇−４４のトランジスタＱ３のみ
に流れ、残りの叉点スイッチ１０−１４．１０−２４．
１０−３４には流れない。よってトランジスタＱ３のコ
レクタに接続された差動トランジスタペアＱｌ、Ｑ２は
叉点スイッチ１０−４４のみが活性となる。ここで、入
力データ線８−４上の論理が「ｌ」であれば、トランジ
スタＱ１がオン、Ｑ２がオフで、定電流源１１−４の電
流はトランジスタＱ１を介して電源端子１３から流れる
ため、出力データ線９４には電流が流れない。入力デー
タ線８−４上の論理が「０」であれば、トランジスタＱ
２がオン、Ｑｌがオフとなるため、定電流源１１−４の
電流はトランジスタＱ２を介して出力データ線９４に流
れる。よって出力データｖＡ９−４の電流を検出して、
電流なしを論理「ｌ」、電流有りを論理「０」と対応さ
せることによって、入力データ線８−４のデータが正し
く出力データ線９−４へと伝送されることが明らかであ
る。
−４４の入力端子１２に論理１−１１がＬ−ｊえられ、
残りの叉点スイッチｔｏ−１４，１０−２４，１０−３
４の入力端子１２には論理「０」が与えられているとす
ると、公知の電流切替回路の動作により、定電流源１１
−１は叉点スイッチｌ〇−４４のトランジスタＱ３のみ
に流れ、残りの叉点スイッチ１０−１４．１０−２４．
１０−３４には流れない。よってトランジスタＱ３のコ
レクタに接続された差動トランジスタペアＱｌ、Ｑ２は
叉点スイッチ１０−４４のみが活性となる。ここで、入
力データ線８−４上の論理が「ｌ」であれば、トランジ
スタＱ１がオン、Ｑ２がオフで、定電流源１１−４の電
流はトランジスタＱ１を介して電源端子１３から流れる
ため、出力データ線９４には電流が流れない。入力デー
タ線８−４上の論理が「０」であれば、トランジスタＱ
２がオン、Ｑｌがオフとなるため、定電流源１１−４の
電流はトランジスタＱ２を介して出力データ線９４に流
れる。よって出力データｖＡ９−４の電流を検出して、
電流なしを論理「ｌ」、電流有りを論理「０」と対応さ
せることによって、入力データ線８−４のデータが正し
く出力データ線９−４へと伝送されることが明らかであ
る。
以上のように、同一出力データ線に接続された複数の叉
点スイッチのうち、入力端子１２に論理ｒｌＪが与えら
れ、トランジスタＱ３がオンし、定電流源の電流が流れ
、活性状態となる叉点スイッチは１個のみであり、叉点
スイッチ１０−４４以外の他の叉点スイッチが活性状態
となる場合の動作も同様になることは明らかである。
点スイッチのうち、入力端子１２に論理ｒｌＪが与えら
れ、トランジスタＱ３がオンし、定電流源の電流が流れ
、活性状態となる叉点スイッチは１個のみであり、叉点
スイッチ１０−４４以外の他の叉点スイッチが活性状態
となる場合の動作も同様になることは明らかである。
また、上記実施例ではトランジスタＱ２のコレクタが出
力データ線に接続されている場合について説明したが、
トランジスタＱ１のコレクタを出力データ線に接続して
もよく、この場合の動作も出力データが入力データの反
転として得られる以外同様になることは明らかである。
力データ線に接続されている場合について説明したが、
トランジスタＱ１のコレクタを出力データ線に接続して
もよく、この場合の動作も出力データが入力データの反
転として得られる以外同様になることは明らかである。
このような構成から明らかなように、叉点スイッチ当た
りの必要素子はトランジスタＱ１．Ｑ２Ｑ３のみでよく
、従来構成に比較し大幅な素子数減少が達成される。ま
た消費電力については、従来ＮＸＮ構成の叉点マトリク
ススインチでＮ２個の定電流源が必要であったものが、
Ｎ個の定電流源で済むことから、１／Ｎの低電力化が達
成される。
りの必要素子はトランジスタＱ１．Ｑ２Ｑ３のみでよく
、従来構成に比較し大幅な素子数減少が達成される。ま
た消費電力については、従来ＮＸＮ構成の叉点マトリク
ススインチでＮ２個の定電流源が必要であったものが、
Ｎ個の定電流源で済むことから、１／Ｎの低電力化が達
成される。
第２図は本発明による空間分割スイッチを構成する叉点
マトリクススインチの第２の実施例を示す回路図であり
、第１図と同一部分又は相当部分には同一符号が付しで
あるので、その部分については説明を省略するが、第１
図との違いは、入力データ線が８−１と８−１’、８−
２と８−２１８−３と８−３’、８−４と８−４′のよ
うに差動ペア線となっている点であり、８〜１１．８２
°、８−３°、８−４’の入力データ線には各々８−１
．８−２．８−３．１３−４の否定入力データが与えら
れる。該否定入力データ線８−１８−２”、８−３°、
８−４°には、叉点スイッチの差動トランジスタペアを
構成し、第１図においては参照電圧端子１５に接続され
ていたトランジスタＱ２のベースが接続されている。こ
のように構成されているので、叉点マトリクススイッチ
としての動作原理は第１図の実施例と等しくその説明は
省略するものの、入力データ線の論理振幅電圧を第１図
の実施例と比較して１／２にしても同じ動作マージンで
動作可能なため、より高速化、低消費電力化が可能とな
るものである。
マトリクススインチの第２の実施例を示す回路図であり
、第１図と同一部分又は相当部分には同一符号が付しで
あるので、その部分については説明を省略するが、第１
図との違いは、入力データ線が８−１と８−１’、８−
２と８−２１８−３と８−３’、８−４と８−４′のよ
うに差動ペア線となっている点であり、８〜１１．８２
°、８−３°、８−４’の入力データ線には各々８−１
．８−２．８−３．１３−４の否定入力データが与えら
れる。該否定入力データ線８−１８−２”、８−３°、
８−４°には、叉点スイッチの差動トランジスタペアを
構成し、第１図においては参照電圧端子１５に接続され
ていたトランジスタＱ２のベースが接続されている。こ
のように構成されているので、叉点マトリクススイッチ
としての動作原理は第１図の実施例と等しくその説明は
省略するものの、入力データ線の論理振幅電圧を第１図
の実施例と比較して１／２にしても同じ動作マージンで
動作可能なため、より高速化、低消費電力化が可能とな
るものである。
第３図は本発明による空間分割スイッチを構成する叉点
マトリクススイッチの第３の実施例を示す回路図であり
、第２図と同一部分又は相当部分には同一符号が付しで
あるので、その部分についての説明は省略するが、第２
図との違いは、出力データ線が９−１と９−１°、９−
２と９−２′９−３と９−３ ’ ９−４と９−４′
のように差動ペアとなっている点であり、出力データ線
９１’、９−２’、９−３’、９−４’には、叉点スイ
ッチの差動トランジスタペアを構成しており、第２図に
おいては電源端子１３に接続されていたトランジスタＱ
１のコレクタが接続されている。このように構成されて
いるので、叉点マトリクススインチとしての動作原理は
第１図の実施例と等しくその説明は省略するものの、出
力データ線９−１’、９−２°、９−３’、９−４’に
は各々出力データ線９−１．９−２．！１１−３．９−
４上の信号の否定信号が生じるため、出力データ線の検
出電流を第１図の実施例と比較してｌ／２にしても同じ
動作マージンおよび動作速度で動作可能なため、より低
消費電力化が可能となるものである。
マトリクススイッチの第３の実施例を示す回路図であり
、第２図と同一部分又は相当部分には同一符号が付しで
あるので、その部分についての説明は省略するが、第２
図との違いは、出力データ線が９−１と９−１°、９−
２と９−２′９−３と９−３ ’ ９−４と９−４′
のように差動ペアとなっている点であり、出力データ線
９１’、９−２’、９−３’、９−４’には、叉点スイ
ッチの差動トランジスタペアを構成しており、第２図に
おいては電源端子１３に接続されていたトランジスタＱ
１のコレクタが接続されている。このように構成されて
いるので、叉点マトリクススインチとしての動作原理は
第１図の実施例と等しくその説明は省略するものの、出
力データ線９−１’、９−２°、９−３’、９−４’に
は各々出力データ線９−１．９−２．！１１−３．９−
４上の信号の否定信号が生じるため、出力データ線の検
出電流を第１図の実施例と比較してｌ／２にしても同じ
動作マージンおよび動作速度で動作可能なため、より低
消費電力化が可能となるものである。
以上の具体的実施例では４×４叉点マトリクススイッチ
を例に説明したが、本発明はマトリクスサイズに関係な
く同様な利点を有することは明らかである。
を例に説明したが、本発明はマトリクスサイズに関係な
く同様な利点を有することは明らかである。
以上説明したように本発明による空間分割スイッチは、
叉点スイッチのうち同じ出力データ線に接続された叉点
スイッチに対して共通の定電流源を具備したことにより
、叉点スイッチを構成する素子の数を少なくすることが
できると共に消費電力を少なくすることができる効果が
あり、したがって、高速性を保ったまま高密度にして低
電力な空間分割スイッチを実現できる利点がある。
叉点スイッチのうち同じ出力データ線に接続された叉点
スイッチに対して共通の定電流源を具備したことにより
、叉点スイッチを構成する素子の数を少なくすることが
できると共に消費電力を少なくすることができる効果が
あり、したがって、高速性を保ったまま高密度にして低
電力な空間分割スイッチを実現できる利点がある。
第１図〜第３図は本発明の第１〜第３の実施例を示す回
路図、第４図は従来の空間分割スイッチを示す構成図、
第５図および第６図は従来の叉点スイッチを示す回路図
である。 ８−１．８−２．８−３．８−４・・・入力データ線、
９−１．９−２．９−３．９−４・・・出力データ線、
１Ｏ−ｉｊ （ｉ＝１，２，３，４、ｊ＝１２．３．
４）・・・叉点スイッチ、１２・・・入力端子、１３．
１４・・・電源端子、１５・・・参照電圧端子、Ｑｌ、
Ｑ２．Ｑ３・・・トランジスタ、Ｉ ＋１． ＋ １−
２．１３＋’ｌ−４・・・定電流源。
路図、第４図は従来の空間分割スイッチを示す構成図、
第５図および第６図は従来の叉点スイッチを示す回路図
である。 ８−１．８−２．８−３．８−４・・・入力データ線、
９−１．９−２．９−３．９−４・・・出力データ線、
１Ｏ−ｉｊ （ｉ＝１，２，３，４、ｊ＝１２．３．
４）・・・叉点スイッチ、１２・・・入力端子、１３．
１４・・・電源端子、１５・・・参照電圧端子、Ｑｌ、
Ｑ２．Ｑ３・・・トランジスタ、Ｉ ＋１． ＋ １−
２．１３＋’ｌ−４・・・定電流源。
Claims (4)
- （１）入力データ線と出力データ線との間に配設された
叉点スイッチを開閉することにより、空間的に展開され
た入力データを変換して出力データとして出力する空間
分割スイッチにおいて、前記叉点スイッチのうち同じ出
力データ線に接続された叉点スイッチに対して共通の定
電流源を具備したことを特徴とする空間分割スイッチ。 - （２）叉点スイッチは、第１と第２のトランジスタのエ
ミッタを共通にした差動トランジスタペアと、コレクタ
が前記共通のエミッタに接続され、ベースがスイッチ開
閉データの入力端子に接続され、エミッタが共通の電流
源に接続された第３のトランジスタとを備え、第１のト
ランジスタのベースに入力データ線を接続し、第１又は
第２のトランジスタのコレクタに出力データ線を接続し
たことを特徴とする請求項１記載の空間分割スイッチ。 - （３）叉点スイッチは第１と第２のトランジスタのエミ
ッタを共通にした差動トランジスタペアを有し、入力デ
ータ線は差動信号線対であり、この差動信号線対の一方
を第１のトランジスタのベースに接続し、他方を第２の
トランジスタのベースに接続したことを特徴とする請求
項１記載の空間分割スイッチ。 - （４）叉点スイッチは第１と第２のトランジスタのエミ
ッタを共通にした差動トランジスタペアを有し、出力デ
ータ線は差動信号線対であり、この差動信号線対の一方
を第２のトランジスタのコレクタに接続し、他方を第１
のトランジスタのコレクタに接続したことを特徴とする
請求項１記載の空間分割スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16897088A JPH0220118A (ja) | 1988-07-08 | 1988-07-08 | 空間分割スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16897088A JPH0220118A (ja) | 1988-07-08 | 1988-07-08 | 空間分割スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220118A true JPH0220118A (ja) | 1990-01-23 |
Family
ID=15877944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16897088A Pending JPH0220118A (ja) | 1988-07-08 | 1988-07-08 | 空間分割スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220118A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237849A (ja) * | 1985-08-09 | 1987-02-18 | Denki Onkyo Co Ltd | 偏向ヨ−ク装置 |
-
1988
- 1988-07-08 JP JP16897088A patent/JPH0220118A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237849A (ja) * | 1985-08-09 | 1987-02-18 | Denki Onkyo Co Ltd | 偏向ヨ−ク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695740A (en) | Bidirectional buffer amplifier | |
| JPS6367818A (ja) | ドミノｃｍｏｓ論理回路 | |
| US4112506A (en) | Random access memory using complementary field effect devices | |
| CA1235504A (en) | Data storage element having input and output ports isolated from regenerative circuit | |
| US4644185A (en) | Self clocking CMOS latch | |
| US3339089A (en) | Electrical circuit | |
| JPH0249024B2 (ja) | ||
| JP2636749B2 (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| US4488063A (en) | EFL Latch merged with decoder-multiplexer | |
| JPH0220118A (ja) | 空間分割スイッチ | |
| JPH02108297A (ja) | メモリセル回路 | |
| JPH03192921A (ja) | スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路 | |
| JPS61278098A (ja) | メモリ回路 | |
| US3502900A (en) | Signal control circuit | |
| CN112564899B (zh) | 双轨mtj与cmos混合查找表电路 | |
| US3610959A (en) | Direct-coupled trigger circuit | |
| JPS62117410A (ja) | フリツプフロツプ | |
| US3515904A (en) | Electronic circuits utilizing emitter-coupled transistors | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPS6026325B2 (ja) | 同期形論理回路 | |
| SU1027802A1 (ru) | Д-триггер | |
| JPS6273815A (ja) | 大きなビツト幅のデ−タを処理するための回路網 | |
| JP2612832B2 (ja) | デコーダ回路 | |
| JPH11163718A (ja) | 論理ゲート | |
| GB1113129A (en) | Improvements in or relating to electric circuits adapted to operate with binary signals |