JPH02201656A - 二重化情報処理装置のチェック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は二重化情報処理装置に関し、特に高信頼性を要
求される二重化情報処理装置のチエツク方式に関する。

［従来の技術］ この種の二重化情報処理装置においては、処理系での障
害発生時の系切換え、又は予防保全のための定期的系切
換え時、装置レベルで瞬時に系切換えを行なうと同時に
、処理の連続性を保つために、処理系と予備系のメモリ
内容を常に一致させることが必要となる。

従来、この種の二重化情報処理装置においては、処理系
と予備系とにおいて、同一のプログラムをクロックレベ
ルで同期させて走行し、両系の処理結果を比較して、処
理内容の保証と、両系メモリの内容一致の保証をしてい
た。

［発明が解決しようとする課題ゴ 上述した従来の二重化情報処理装置は、処理系及び予備
系の両系の処理をクロックレベルで同期させるために、
その同期機構が装置性能向上の妨げとなり、プロセッサ
、メモリの木来持っている性能を落してしまう等、装置
の処理能力の向上を計り難いという欠点があった。

［課題を解決するための手段］ 本発明は、」−記課題を解決するためになしたもので、
その解決手段として本発明は、処理系と予備系とからな
り、これら処理系及び予備系の各々にプロセッサとメモ
リを有する二重化情報処理装置において、」−記処理系
のメモリ書込時に同時に予備系のメモリに同一内容を書
込むメモリアップデート機構を持ち、上記処理及び予備
両系のメモリ内容の同一性を保証するため、上記処理系
のプロセッサにより処理系のメモリ内容と予備系のメモ
リ内容を比較する構成としている。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図、第２図（
ａ）　（ｂ）　（Ｃ）は第１図の動作説明図で、（ａ）
は両系メモリライト時、（ｂ）は自系メモリアクセス時
、（ｃ）は他系メモリアクセス時を示すものである。

■、５はプロセッサ、２，６はメモリ、３゜７はメモリ
アップデート機構、４，８は入出力機構である。１，２
，３．４を処理系１０．５゜６．７．８を予備系１１と
して構成しである。

以下、動作の説明をする。

処理系１０のプロセッサ１．メモリ２及び入出力機構４
を用いて情報処理が実行される。

メモリアップデート機構３，７は以下の機能を持つ。

（１）処理系のメモリライ）・オーダを予備系のメモリ
ライトオーダに変換する機能（第２図（ａ）両系メモリ
ライｌ−）。

（２）処理系のメモリアクセスオーダを予備系に伝達し
ない機能（第２図（ｂ）自系メモリアクセス）。

（３）処理系から予備系のメモリアクセスを可能とする
機能（第２図（Ｃ）他系メモリアクセス）。

ここで、第２図で示した機構を実現するためには、第２
図（ａ）　（ｂ）　（ｃ）を認識する信号線が準備され
る。通常、その信号はアドレス空間を分割する信号であ
る。

入出力機構４，８に対して処理を行なうために処理系プ
ロセッサ１及びメモリ２はプログラムを実行する。それ
と同時にメモリ２へのライトオーダはメモリアップデー
ト機構３，７を経由して予備系メモリ６に同一内容が書
込まれる。こうして、両系のメモリ内容が同一・となる
。

両系１０，１１のメモリ内容の同一性を保証するために
、処理系プロセッサ１は第２図（ｂ）　Ｇｃ）で示した
機能を用いて処理系メモリ２の内容と予備系メモリ６の
内容を比較する。

当然、前記比較を実行するプログラムは最ド位タスクに
開封けられ、サービスに必要なタスクの走行を妨げない
ようになされる。

［発明の効果］ 以」−説明したように本発明の二重化情報処理装置のチ
エツク方式は、処理系と予備系とからなり、これら処理
系及び予備系の各々にプロセッサとメモリを有する二重
化情報処理装置において、上記処理系のメモリ書込時に
同時に予備系のメモリに同一内容を書込むメモリアップ
デート機構を持ち、」−記処理及び予備両系のメモリ内
容の同一性を保証するため、上記処理系のプロセッサに
より処理系のメモリ内容と予備系のメモリ内容を比較す
る構成としたため、以下の効果が生まれる。

（１）メモリアップデート機構にメモリコピーのための
待ち行列を設けると、二重化情報処理装置の各県の動作
が独立に実行でき、高速な動作が可能となる。即ち、従
来に比しクロックレベルの両系同期が不要となる。

（２）両系メモリの内容同一性チーツクを特殊なハード
ウェアを設けなくても、プログラム走行で実行できる。

（３）両系のメモリを順次読出すことにより、潜在的メ
モリ障害を検出できる。このことはメモリにエラー訂正
機能を持てば、メモリのンフトエラーの蓄積でエラー訂
正不能状態に陥るのも防止できる。

【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図（
ａ）（ｂ）（ｃ）は第１図の動作説明図で、（ａ）は両
系メモリライト時、（ｂ）は自系メモリアクセス時、（
Ｃ）は他系メモリアクセス時を示すものである。 ｌ、５：ブロセッザ ２．６：メモリ ３．７：メモリアップデート機構 ４．８：入出力機構

Claims (1)

【特許請求の範囲】
1. 処理系と予備系とからなり、これら処理系及び予備系の
   各々にプロセッサとメモリを有する二重化情報処理装置
   において、上記処理系のメモリ書込時に同時に予備系の
   メモリに同一内容を書込むメモリアップデート機構を持
   ち、上記処理及び予備両系のメモリ内容の同一性を保証
   するため、上記処理系のプロセッサにより処理系のメモ
   リ内容と予備系のメモリ内容を比較することを特徴とす
   る二重化情報処理装置のチェック方式。