JPH02201947A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02201947A
JPH02201947A JP1020042A JP2004289A JPH02201947A JP H02201947 A JPH02201947 A JP H02201947A JP 1020042 A JP1020042 A JP 1020042A JP 2004289 A JP2004289 A JP 2004289A JP H02201947 A JPH02201947 A JP H02201947A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
electrode
electrodes
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1020042A
Other languages
English (en)
Inventor
Kenji Ooyachi
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1020042A priority Critical patent/JPH02201947A/ja
Publication of JPH02201947A publication Critical patent/JPH02201947A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子上の電極とリードフレームとを金属
細線で結線してなる半導体装置に関する。
［従来の技術］ 従来、この種の半導体装置は、リードフレームの素子搭
載部に半導体素子を固着し、半導体素子上に設けられた
電極と、リードフレームの内部リードとを回路形成面側
から金属細線にて結線し、この結線部を例えば樹脂で封
止することによって構成されていた。
［発明が解決しようとする課題］ しかしながら、上述した従来の半導体装置では半導体素
子の集積度の向上に伴って入出力ビン数が増加すると、
半導体素子上の電極数も増加し、半導体素子が大型化す
るという問題点があった。
また、半導体素子を小型化しようとすると、実装密度が
増加し、電極間隔が狭くなるため、電極とリードフレー
ムの内部リードとを金属細線で結線する場合に結線済み
の隣接する金属細線に結線治工具が接触し、隣接する金
属細線を変形させ、極端な場合には切断してしまい、半
導体素子の歩留りを低下させるという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
製造時の歩留りが高いと共に、高集積化が可能の半導体
装置を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る半導体装置は、複数の電極が形成された半
導体素子と、この半導体素子の各電極の近傍に一端が配
置された複数のリードと、これらリードの一端と前記半
導体素子の各電極とを夫々接続する金属細線とを備えた
半導体装置において、前記半導体素子は、相対する両面
に夫々複数の電極が形成され、前記複数のリードは少な
くともその一部が絶縁体を介して重合された第１のリー
ド及び第２のリードからなり、前記金属細線は前記半導
体素子の一方の面に形成された電極と前記第１のリード
とを接続すると共に、前記半導体素子の他方の面に形成
された電極と前記第２のリードとを接続するものである
ことを特徴とする。
［作用］ 本発明においては、複数のリードの少なくとも一部が、
絶縁体を介して第１及び第２のリードを重合させた三重
構造となっている。そして、半導体装置には、その両面
に電極が形成され、一方の面の電極が第１のリードと、
また、他方の面の電極が第２のリードと結線される。従
って、本発明によれば、電極の配置スペースを従来の２
倍にすることができ、その分だけ電極の配置密度を低下
させることができるので、高集積度の半導体装置につい
ても製造時の歩留りの低下を抑制することができる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図は本発明の第１の実施例に係る樹脂封止型半導体
装置を示す図で、（ａ）はその一部を示す平面図、（ｂ
）は立面図、（ｃ）は側面図である。
半導体素子１は相対する２つの面に回路が形成されてお
り、各面の周縁部に複数の電極２を配設したものとなっ
ている。リードフレームは素子搭載部を持たず、その内
部リード３が前記各電極２の近傍に配置されたものとな
っている。内部り−ド３は、第１のリード３ａと第２の
リード３ｂとを絶縁体３ｃを介して重ね合わせた構造と
なっている。第１のリード３ａは、半導体素子１の図中
上面側に配置され、第２のリード３ｂは、半導体素子１
の図中下面側に配置されている。そして、半導体素子１
の上面に設けられた電極２と第１のり−ド３ａとが、ま
た、半導体素子１の下面に設けられた電極２と第２のリ
ード３ｂとが夫々金属細線４によって接続されている。
更に、この結線部分を含めて半導体素子１は封止樹脂５
により封止されている。
このように構成された樹脂封止型半導体装置によれば、
半導体素子１の両面から結線を行うことができるので、
従来と同一の電極配線密度で従来の２倍の数の電極を配
置することできる。このため、現在のリードフレームの
作成技術及びワイヤボンディング技術を考慮した場合で
も、外部へ引き出し可能な外部電極数を４００本以上に
することが可能である。
第２図は、本発明の第２の実施例に係る樹脂封止型半導
体装置を示す図で、（ａ）はその一部を示す平面図、（
ｂ）は立面図、（ｃ）は側面図である。なお、この第２
図において第１図と同一物には同一符号を付しその部分
の説明は省略する。
この実施例では、リードフレームの一部の内部リード３
′が、第１のり一部３ａと第２のリード３ｂとを金属３
ｄを介して重ね合わせた構造となっている。
この実施例によれば、半導体素子１の相対する２つの面
に形成された回路相互間で内部リード３′を介して電気
信号の授受を行うことができるので、外部にてこれら回
路を結線するための作業を省略することが可能であると
いう利点がある。
［発明の効果コ 以上説明したように、本発明は半導体素子の相対する２
つの面に電極を設け、絶縁体によって絶縁された第１の
リード及び第２のリードと、各面の電極とを結線してい
るので、１つの面からしが結線を行わなかった従来の半
導体装置に比して、電極の配置スペースを２倍にするこ
とでき、高密度実装が可能になる。また、１枚の半導体
ウェハから生産される半導体素子数を約２倍とすること
でき、製品コストの低減を図ることが可能である。
更に、本発明によれば電極間隔を従来の２倍にすること
が可能となることから、金属細線で結線する場合に、治
工具が金属細線を変形させたり、切断することがない。
このため、半導体装置の製造歩留りが向上すると共に、
信頼性を著しく向上させることができる。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例に係る樹脂封止型
半導体装置の一部を示す平面図、第１図（ｂ）は同装置
の立面図、第１図（ｃ）は同装置の側面図、第２図（ａ
）は本発明の第２の実施例に係る樹脂封止型半導体装置
の一部を示す平面図、第２図（ｂ）は同装置の立面図、
第２図（Ｃ）は同装置の側面図である。 １；半導体素子、２；電極、３．３’　　、内部リード
、３ａ；第１のリード、３ｂ；第２のリード、３ｃ；絶
縁体、３ｄ；金属、４；金属ｍｔ！、５；封止樹脂

Claims (1)

    【特許請求の範囲】
  1. （１）複数の電極が形成された半導体素子と、この半導
    体素子の各電極の近傍に一端が配置された複数のリード
    と、これらリードの一端と前記半導体素子の各電極とを
    夫々接続する金属細線とを備えた半導体装置において、
    前記半導体素子は、相対する両面に夫々複数の電極が形
    成され、前記複数のリードは少なくともその一部が絶縁
    体を介して重合された第１のリード及び第２のリードか
    らなり、前記金属細線は前記半導体素子の一方の面に形
    成された電極と前記第１のリードとを接続すると共に、
    前記半導体素子の他方の面に形成された電極と前記第２
    のリードとを接続するものであることを特徴とする半導
    体装置。
JP1020042A 1989-01-30 1989-01-30 半導体装置 Pending JPH02201947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1020042A JPH02201947A (ja) 1989-01-30 1989-01-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1020042A JPH02201947A (ja) 1989-01-30 1989-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH02201947A true JPH02201947A (ja) 1990-08-10

Family

ID=12016004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1020042A Pending JPH02201947A (ja) 1989-01-30 1989-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH02201947A (ja)

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5347429A (en) Plastic-molded-type semiconductor device
JPH04302164A (ja) 半導体装置
JPH06252328A (ja) 半導体素子搭載用のリードフレーム
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
EP0560487B1 (en) Semiconductor device having a lead frame
JPH06151641A (ja) 半導体装置
JPH0730059A (ja) マルチチップモジュール
US6441472B1 (en) Semiconductor device and method of manufacturing the same
JPH02201947A (ja) 半導体装置
JPH0499056A (ja) 複合集積回路チップ
JPH01137660A (ja) 半導体装置
JPH01272144A (ja) 半導体装置とその組立方法
JP2810626B2 (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JP2618883B2 (ja) 半導体装置
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPS593857B2 (ja) 半導体装置
JPS6112053A (ja) リ−ドフレ−ム
JPS5930538Y2 (ja) 半導体装置
JPH06244313A (ja) 半導体パッケージ及び実装方法
JP2587722Y2 (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPS60206144A (ja) 半導体装置およびその製造方法