JPH02204861A - ベクトルデータ処理装置 - Google Patents
ベクトルデータ処理装置Info
- Publication number
- JPH02204861A JPH02204861A JP2460389A JP2460389A JPH02204861A JP H02204861 A JPH02204861 A JP H02204861A JP 2460389 A JP2460389 A JP 2460389A JP 2460389 A JP2460389 A JP 2460389A JP H02204861 A JPH02204861 A JP H02204861A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- address
- mask
- register
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001174 ascending effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１五欠ヱ
本発明ベクトルデータ処理装置に関し、特にマスク付き
ベクトルデータのベクトルレジスタへの書込み読出し制
御に関する。
ベクトルデータのベクトルレジスタへの書込み読出し制
御に関する。
疋困弦韮
従来のベクトルデータ処理装置では、マスク付きのベク
トルデータに対してマスクを有効としてベクトル演算を
行う場合、全てのベクトルデータを各々のベクトル要素
のマスクが演算有効であるか無効であるかにかかわらず
読出してベクトル演算を行い、演算結果のベクトルデー
タのうちマスクが演算有効となるベクトル要素のみ書込
みを行う方法や、ベクトルマスクレジスタのマスクが演
算有効であるベクトル要素間の要素数の計算を各々行い
ベクトルデータの読出し、書込み時にその要素数を順々
に加算し、ベクトルデータの演算有効なベクトル要素の
読出し、書込みを行う方法がとられている。
トルデータに対してマスクを有効としてベクトル演算を
行う場合、全てのベクトルデータを各々のベクトル要素
のマスクが演算有効であるか無効であるかにかかわらず
読出してベクトル演算を行い、演算結果のベクトルデー
タのうちマスクが演算有効となるベクトル要素のみ書込
みを行う方法や、ベクトルマスクレジスタのマスクが演
算有効であるベクトル要素間の要素数の計算を各々行い
ベクトルデータの読出し、書込み時にその要素数を順々
に加算し、ベクトルデータの演算有効なベクトル要素の
読出し、書込みを行う方法がとられている。
このような従来の方法では以下のような欠点がある。ま
ず、上述の第１の方法では、制御構成は簡単であるが、
実際には演算が必要でないベクトル要素に対しても演算
を行うため演算時間がかかる欠点がある。また上述第２
の方法では、第１の方法の様に演算時間がかかることは
ないが、マスクが演算有効であるベクトル要素間の要素
数を計算して読出し、書込みアドレスに加算するために
、大きなハードウェア量が必要であり、制御構成共に複
雑になる欠点がある。
ず、上述の第１の方法では、制御構成は簡単であるが、
実際には演算が必要でないベクトル要素に対しても演算
を行うため演算時間がかかる欠点がある。また上述第２
の方法では、第１の方法の様に演算時間がかかることは
ないが、マスクが演算有効であるベクトル要素間の要素
数を計算して読出し、書込みアドレスに加算するために
、大きなハードウェア量が必要であり、制御構成共に複
雑になる欠点がある。
え匪曵亘司
本発明の目的は、ベクトルデータの演算を簡単な構成で
かつ高速に行えるようにしたベクトル処理装置を提供す
ることである。
かつ高速に行えるようにしたベクトル処理装置を提供す
ることである。
北１ｍ戊
本発明によるベクトルデータ処理装置は、複数のベクト
ル要素を格納するベクトルレジスタと、前記ベクトル要
素の各々に対応するベクトルマスクデータを保持するベ
クトルマスクレジスタと、最下位アドレスから最上位ア
ドレスまで昇順に書込みアドレスを生成する第１の書込
みアドレス生成手段と、前記最上位アドレスから前記最
下位アドレスまで降順に書込みアドレスを生成する第２
の書込みアドレス生成手段と、書込むべきベクトル要素
に対応する前記ベクトルマスクデータの値に応じて前記
第１及び第２の書込みアドレス生成手段の書込みアドレ
スを選択して前記ベクトルレジスタの書込みアドレスと
する選択手段と、最下位アドレスから最上位アドレスま
で昇順に読出しアドレスを生成する第１の読出しアドレ
ス生成手段と、前記最上位アドレスから前記最下位アド
レスまで降順に読出しアドレスを生成する第２の読出し
アドレス生成手段と、読出すべきベクトル要素に対応す
る前記ベクトルマスクデータの値に応じて前記第１及び
第２の読出しアドレス生成手段の読出しアドレスを選択
する選択手段とを含むことを特徴とする。
ル要素を格納するベクトルレジスタと、前記ベクトル要
素の各々に対応するベクトルマスクデータを保持するベ
クトルマスクレジスタと、最下位アドレスから最上位ア
ドレスまで昇順に書込みアドレスを生成する第１の書込
みアドレス生成手段と、前記最上位アドレスから前記最
下位アドレスまで降順に書込みアドレスを生成する第２
の書込みアドレス生成手段と、書込むべきベクトル要素
に対応する前記ベクトルマスクデータの値に応じて前記
第１及び第２の書込みアドレス生成手段の書込みアドレ
スを選択して前記ベクトルレジスタの書込みアドレスと
する選択手段と、最下位アドレスから最上位アドレスま
で昇順に読出しアドレスを生成する第１の読出しアドレ
ス生成手段と、前記最上位アドレスから前記最下位アド
レスまで降順に読出しアドレスを生成する第２の読出し
アドレス生成手段と、読出すべきベクトル要素に対応す
る前記ベクトルマスクデータの値に応じて前記第１及び
第２の読出しアドレス生成手段の読出しアドレスを選択
する選択手段とを含むことを特徴とする。
哀崖週
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
１はベクトルレジスタ、２はベクトルマスクレジスタ、
３はベクトルマスクレジスタのベクトルマスクを取出す
マスク選択手段である。
３はベクトルマスクレジスタのベクトルマスクを取出す
マスク選択手段である。
４は第１書込みアドレス生成手段のためのカウンタであ
り、５は第２書込みアドレス生成手段のためのカウンタ
である。６は書込みアドレス選択のためのセレクタ、７
は第１読出しアドレス生成手段のためのカウンタ、８は
第２読出しアドレス生成手段のためのカウンタ、９は読
出しアドレス選択のためのセレクタである。１０から２
１までは制御のためのアンドゲート、オアゲートまたは
インバータである。
り、５は第２書込みアドレス生成手段のためのカウンタ
である。６は書込みアドレス選択のためのセレクタ、７
は第１読出しアドレス生成手段のためのカウンタ、８は
第２読出しアドレス生成手段のためのカウンタ、９は読
出しアドレス選択のためのセレクタである。１０から２
１までは制御のためのアンドゲート、オアゲートまたは
インバータである。
第２図は第１図に示した本発明の一実施例を含むベクト
ルデータ処理装置のブロック図であり、第１図のベクト
ルレジスタ１は第２図のおいてはｌａ、ｌｂ、ｌｃで表
される。第１図におけるカウンタ、ゲート群、セレクタ
等の部分はアドレス制＃４ａ、４ｂ、４ｃで表される。
ルデータ処理装置のブロック図であり、第１図のベクト
ルレジスタ１は第２図のおいてはｌａ、ｌｂ、ｌｃで表
される。第１図におけるカウンタ、ゲート群、セレクタ
等の部分はアドレス制＃４ａ、４ｂ、４ｃで表される。
また、うは演算結果またはメモリからのベクトルデータ
を選択してベクトルレジスタｌａ、ｌｂ、ｌｃへ択一的
に入力する入力りロスバ、６はベクトルレジスタｌａ、
ｌｂ、ｌｃから出力されるベクトルデータをベクトル演
算器７．８へ入力する出力クロスバ、７．８はベクトル
演算器である。
を選択してベクトルレジスタｌａ、ｌｂ、ｌｃへ択一的
に入力する入力りロスバ、６はベクトルレジスタｌａ、
ｌｂ、ｌｃから出力されるベクトルデータをベクトル演
算器７．８へ入力する出力クロスバ、７．８はベクトル
演算器である。
第３図及び第４図は本発明の実施例の動作を説明する図
であり、これ等図面を参照しつつ本発明の動作について
説明する。まず、ベクトルマスクが有効とならない場合
、書込みマスク有効信号と読出しマスク有効信号とが“
０″となり、ゲート１０．１２により書込みアドレスカ
ウント信号はアドレスカウンタ４にのみ与えられ、ゲー
ト１４゜１６により読出しアドレスカウント信号はアド
レスカウンタ７にのみ与えられる。
であり、これ等図面を参照しつつ本発明の動作について
説明する。まず、ベクトルマスクが有効とならない場合
、書込みマスク有効信号と読出しマスク有効信号とが“
０″となり、ゲート１０．１２により書込みアドレスカ
ウント信号はアドレスカウンタ４にのみ与えられ、ゲー
ト１４゜１６により読出しアドレスカウント信号はアド
レスカウンタ７にのみ与えられる。
また、ゲート２０によりセレクタ６はアドレスカウンタ
４の出力のみを選択して書込みアドレスとし、ゲート２
１によりセレクタ９はアドレスカランタフの出力のみを
選択して読出しアドレスとする。そのなめ、ベクトルレ
ジスタ１の書込み、読出しは最下位アドレスから最上位
アドレスへ順々に行われる。これは従来の通常のベクト
ルレジスタの書込み、読出し動作と同じである。
４の出力のみを選択して書込みアドレスとし、ゲート２
１によりセレクタ９はアドレスカランタフの出力のみを
選択して読出しアドレスとする。そのなめ、ベクトルレ
ジスタ１の書込み、読出しは最下位アドレスから最上位
アドレスへ順々に行われる。これは従来の通常のベクト
ルレジスタの書込み、読出し動作と同じである。
次に、本発明の特徴であるベクトルマスクが有効である
場合の動作について説明する。書込みマスク有効信号が
“１“となると、書込みアドレスカウント信号はゲート
１１．１２によりカウンタ４に与えられ、ベクトルマス
クレジスタ２からマスク選択手段３により読出されたベ
クトルマスクが“１”の場合のみカウンタ４をカウント
アツプする。また、書込みアドレスカウント信号はゲー
ト１３．１８によりカウンタ５にも与えられ、この場合
は逆にベクトルマスクレジスタ２からマスク選択手段３
により読出されたベクトルマスクが“０″の場合のみカ
ウンタ５をカウントダウンする。
場合の動作について説明する。書込みマスク有効信号が
“１“となると、書込みアドレスカウント信号はゲート
１１．１２によりカウンタ４に与えられ、ベクトルマス
クレジスタ２からマスク選択手段３により読出されたベ
クトルマスクが“１”の場合のみカウンタ４をカウント
アツプする。また、書込みアドレスカウント信号はゲー
ト１３．１８によりカウンタ５にも与えられ、この場合
は逆にベクトルマスクレジスタ２からマスク選択手段３
により読出されたベクトルマスクが“０″の場合のみカ
ウンタ５をカウントダウンする。
また、セレクタ６はゲート２ｏにより制御され、ベクト
ルマスクが１ｌｔＨの場合カウンタ４を選択し、“０”
の場合カウンタ５を選択して書込みアドレスとしてベク
トルレジスタ１に与える。
ルマスクが１ｌｔＨの場合カウンタ４を選択し、“０”
の場合カウンタ５を選択して書込みアドレスとしてベク
トルレジスタ１に与える。
読出しに関しても書込みの場合と同様であり、読出しマ
スク有効信号が“１”となると、読出しアドレスカウン
ト信号はゲート１５．１６によりカウンタ７に与えられ
、ベクトルマスクレジスタ２からマスク選択手段３によ
り読出されたベクトルマスクが“１”の場合のみカウン
タ７をカウントアツプする。また、読出しアドレス信号
はゲート１７．１８によりカウンタ８にも与えられ、こ
の場合は逆にベクトルマスクレジスタ２がらマスク選択
手段３により読出されたベクトルマスクが“０”の場合
のみカウンタ８をカウントダウンする。セレクタ９はゲ
ート２１により制御されベクトルマスクが“１”の場合
カウンタ７を選択し、“０”の場合カウンタ８を選択し
て読出しアドレスとしてベクトルレジスタ１に与えられ
る。
スク有効信号が“１”となると、読出しアドレスカウン
ト信号はゲート１５．１６によりカウンタ７に与えられ
、ベクトルマスクレジスタ２からマスク選択手段３によ
り読出されたベクトルマスクが“１”の場合のみカウン
タ７をカウントアツプする。また、読出しアドレス信号
はゲート１７．１８によりカウンタ８にも与えられ、こ
の場合は逆にベクトルマスクレジスタ２がらマスク選択
手段３により読出されたベクトルマスクが“０”の場合
のみカウンタ８をカウントダウンする。セレクタ９はゲ
ート２１により制御されベクトルマスクが“１”の場合
カウンタ７を選択し、“０”の場合カウンタ８を選択し
て読出しアドレスとしてベクトルレジスタ１に与えられ
る。
したがって、今このベクトルレジスタ１が１６ワードで
あるとし、第３図に示すベクトルマスクにより、ａ１〜
ａ１６のベクトルデータを書込む場合を考えると、メモ
リ上にあるベクトルデータａ１〜ａ１６はメモリから入
力クロスバよりベクトルレジスタに与えられ、第３図に
示すように対応するベクトルマスクの値が“ＩＮである
ベクトル要素ａ１ 、 ａ３ 、 ａ４ 、 ａ５ 、
ａ８ 、−＝−１−がベクトルレジスタ１の最下位ア
ドレスにより昇順に書込まれる。
あるとし、第３図に示すベクトルマスクにより、ａ１〜
ａ１６のベクトルデータを書込む場合を考えると、メモ
リ上にあるベクトルデータａ１〜ａ１６はメモリから入
力クロスバよりベクトルレジスタに与えられ、第３図に
示すように対応するベクトルマスクの値が“ＩＮである
ベクトル要素ａ１ 、 ａ３ 、 ａ４ 、 ａ５ 、
ａ８ 、−＝−１−がベクトルレジスタ１の最下位ア
ドレスにより昇順に書込まれる。
逆に対応するベクトルマスクの値が“ｏパであるベクト
ル要素ａ２ 、 ａ６ 、 ａ７ 、 ａｌｏ、 ａｌ
３゜・・・・・・が、ベクトルレジスタ１の最上位アド
レスにより降順に書込まれる。このときマスク選択手段
３により読出されるベクトルマスクの値とカウンタ４、
カウンタ５の値ならびにセレクタ６がら出力される書込
みアドレスの値は第４図に示すようになる。
ル要素ａ２ 、 ａ６ 、 ａ７ 、 ａｌｏ、 ａｌ
３゜・・・・・・が、ベクトルレジスタ１の最上位アド
レスにより降順に書込まれる。このときマスク選択手段
３により読出されるベクトルマスクの値とカウンタ４、
カウンタ５の値ならびにセレクタ６がら出力される書込
みアドレスの値は第４図に示すようになる。
ここで、このベクトルレジスタ１に書込まれたベクトル
データと読出しベクトルマスク信号を“１”として読出
すと、書込みの場合と同様な動作が行われ、ａｌ 、
ａ２ 、 ａ３ 、 ａ４ 、 ａ５ 、・・・・・・
と本来のベクトルデータの並びでベクトルデータを読出
すことができる。逆に読出しベクトルマスク信号“０″
として読出すと、ａｌ 、 ａ３ 、 ａ４ 、 ａ５
、 ａ８ 、・・・・・・とベクトルマスクが１″で
あるベクトルデータのみを読出すことができる。
データと読出しベクトルマスク信号を“１”として読出
すと、書込みの場合と同様な動作が行われ、ａｌ 、
ａ２ 、 ａ３ 、 ａ４ 、 ａ５ 、・・・・・・
と本来のベクトルデータの並びでベクトルデータを読出
すことができる。逆に読出しベクトルマスク信号“０″
として読出すと、ａｌ 、 ａ３ 、 ａ４ 、 ａ５
、 ａ８ 、・・・・・・とベクトルマスクが１″で
あるベクトルデータのみを読出すことができる。
よって、この様に読出されたベクトルデータを出力クロ
バスによりベクトル演算器に与えることにより、ベクト
ルマスクが有効であるベクトル要素のみを演算すること
ができる。このとき、この演算結果のベクトルデータの
書込みは、書込みが行われるベクトルレジスタに対して
書込みマスク信号を０として行わなければならないのは
明らかであろう、また、その演算結果のベクトルデータ
の格納されたベクトルレジスタに対して、読出しベクト
ルマスク信号を“１“とじて読出しを行えば、本来のベ
クトル要素の順にベクトルデータを読出せることも明ら
かである。
バスによりベクトル演算器に与えることにより、ベクト
ルマスクが有効であるベクトル要素のみを演算すること
ができる。このとき、この演算結果のベクトルデータの
書込みは、書込みが行われるベクトルレジスタに対して
書込みマスク信号を０として行わなければならないのは
明らかであろう、また、その演算結果のベクトルデータ
の格納されたベクトルレジスタに対して、読出しベクト
ルマスク信号を“１“とじて読出しを行えば、本来のベ
クトル要素の順にベクトルデータを読出せることも明ら
かである。
九乳ム皇Ｊ
このように、本発明のベクトルデータ処理装置によれば
、ベクトルデータを対応するベクトルマスクの値により
ベクトルレジスタの最下位アドレスまたは最上位アドレ
スのいずれからか書込み読出しが行なえる構成とするこ
とにより、ベクトルマスク付きのベクトル演算を簡単な
構成でかつ高速に処理できるという効果がある。
、ベクトルデータを対応するベクトルマスクの値により
ベクトルレジスタの最下位アドレスまたは最上位アドレ
スのいずれからか書込み読出しが行なえる構成とするこ
とにより、ベクトルマスク付きのベクトル演算を簡単な
構成でかつ高速に処理できるという効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
の実施例を含むベクトルデータ処理装置の全体ブロック
図、第３図及び第４図は本発明の実施例の動作を説明す
るための図である。 主要部分の符号の説明 １・・・・・・ベクトルレジスタ ２・・・・・・ベクトルマスクレジスタ４．５．７．８
・・・・・・カウンタ ６．９・・・・・・セレクタ
の実施例を含むベクトルデータ処理装置の全体ブロック
図、第３図及び第４図は本発明の実施例の動作を説明す
るための図である。 主要部分の符号の説明 １・・・・・・ベクトルレジスタ ２・・・・・・ベクトルマスクレジスタ４．５．７．８
・・・・・・カウンタ ６．９・・・・・・セレクタ
Claims (1)
- （１）複数のベクトル要素を格納するベクトルレジスタ
と、前記ベクトル要素の各々に対応するベクトルマスク
データを保持するベクトルマスクレジスタと、最下位ア
ドレスから最上位アドレスまで昇順に書込みアドレスを
生成する第１の書込みアドレス生成手段と、前記最上位
アドレスから前記最下位アドレスまで降順に書込みアド
レスを生成する第２の書込みアドレス生成手段と、書込
むべきベクトル要素に対応する前記ベクトルマスクデー
タの値に応じて前記第１及び第２の書込みアドレス生成
手段の書込みアドレスを選択して前記ベクトルレジスタ
の書込みアドレスとする選択手段と、最下位アドレスか
ら最上位アドレスまで昇順に読出しアドレスを生成する
第１の読出しアドレス生成手段と、前記最上位アドレス
から前記最下位アドレスまで降順に読出しアドレスを生
成する第２の読出しアドレス生成手段と、読出すべきベ
クトル要素に対応する前記ベクトルマスクデータの値に
応じて前記第１及び第２の読出しアドレス生成手段の読
出しアドレスを選択する選択手段とを含むことを特徴と
するベクトルデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2460389A JPH0812660B2 (ja) | 1989-02-02 | 1989-02-02 | ベクトルデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2460389A JPH0812660B2 (ja) | 1989-02-02 | 1989-02-02 | ベクトルデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02204861A true JPH02204861A (ja) | 1990-08-14 |
| JPH0812660B2 JPH0812660B2 (ja) | 1996-02-07 |
Family
ID=12142726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2460389A Expired - Lifetime JPH0812660B2 (ja) | 1989-02-02 | 1989-02-02 | ベクトルデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812660B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510682A (ja) * | 1999-09-20 | 2003-03-18 | インテル・コーポレーション | プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み |
-
1989
- 1989-02-02 JP JP2460389A patent/JPH0812660B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510682A (ja) * | 1999-09-20 | 2003-03-18 | インテル・コーポレーション | プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み |
| JP4921665B2 (ja) * | 1999-09-20 | 2012-04-25 | インテル・コーポレーション | プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0812660B2 (ja) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490786A (en) | Vector processing unit | |
| JPH01265347A (ja) | アドレス生成装置 | |
| JPS60258792A (ja) | ダイナミツクｒａｍ | |
| JPH02204861A (ja) | ベクトルデータ処理装置 | |
| US4723258A (en) | Counter circuit | |
| EP0342674B1 (en) | Pipeline circuit for timing adjustment | |
| JPS6237737A (ja) | マイクロプロセツサ回路 | |
| JPH05225060A (ja) | 情報処理装置 | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JP2976418B2 (ja) | パターンマッチング処理装置 | |
| JPS6049438A (ja) | メモリ装置 | |
| SU826340A1 (ru) | УСТРОЙСТВО ДЛЯ СОРТИРОВКИ МК-РАЗРЯДЙоПшс! | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JP3001545B1 (ja) | ベクトルデータ処理装置 | |
| JPS58203532A (ja) | タイミングパルス発生回路 | |
| JPH04343132A (ja) | 中央演算処理装置 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPH01284926A (ja) | 演算装置の命令読出方式 | |
| JPS6316785B2 (ja) | ||
| JPS63172356A (ja) | アドレス変換方式 | |
| JPS63197264A (ja) | シミユレ−タ | |
| JPS62269235A (ja) | 情報処理装置 | |
| JPH0412491B2 (ja) |