JPH02204868A - 実装設計チエック方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動実装設計システムにおける実装設計のチェ
ック方法に係り、特に実装設計の前段階でのチェックを
行うのに好適なチェック方法に関する。

〔従来の技術〕

従来、この種の実装設計のチェック方法として、特開昭
６１−１９６３７３号公報に記載のように、実装設計の
内の部品を配置してから、部品間を接続するために設け
る部品ピンに、部品内から部品外へ出る信号を割付ける
前に仮配線して、回路遅延と配線結果からの論理長（マ
ンハッタン長）を用いてチェックする方法が知られてい
る。

〔発明が解決しようとする課題〕

これは、仮配線による配線長としてマンハッタン長を配
線長計算に用いているが、実際に配線された時の配線長
は、プリント基板の斜め配線層を用いて配線された場合
やあらかじめ指示された配線長範囲で配線された場合が
あるため、配線後の配線長とマンハッタン長が著しく異
なってしまうことがあり、従来のチェック方法では、期
待する効果が得られない場合がある。

本発明の目的は、必要最少限の設計をした段階で、基本
的な不良をより正確に、早期に発見することにある。

〔課題を解決するための手段〕

上記目的は、外部ピンに信号を割付ける前の段階のＬＳ
Ｉ、または外部ピンに信号を割付けた後の段階のＬＳＩ
をプリント基板上に実装した時に。

仮配線を行い、プリント基板の特性である斜め配線層の
有無、設計者による配線長指示の有無を判断し、実際の
配線後の配線長をより正確に仮定し、この配線長を用い
て実装設計のチェックを行うことにより、ＬＳＩ内部の
回路設計を完了する以前という設計の前段階で、不良検
出をより正確に行うことができる。

〔作用〕

大規模な論理規模のコンピュタ等を開発する場合は、Ｌ
ＳＩ、ＬＳＩを実装するプリント基板、プリント基板を
実装するマザーボードのように下位階層から上位階層へ
実装設計を実施していく。

しかし限られた開発期間内において、下位階層の実装設
計を総て完了してから上位階層の実装設計を開始するの
では、長い開発期間を必要とする。

本発明は、下位階層から上位階層へ実装設計していく際
、設計の前段階から上位階層の実装設計を開始でき、か
つ、上位階層の実装設計チェックでより正確に不良を検
出し、いち早く下位階層の実装設計にフィードバックで
きる特徴がある。

〔実施例〕

第１図は、本発明のチェック方法を取り入れた自動実装
設計システムの処理手順の一例を示す流れ図である。第
１図において、特に二重線で四つたステップ１２．１５
が本発明に関係する部分である。

ステップ１２．１５の違いは、ＬＳＩに論理分割した論
理回路のうち、ＬＳＩ外に出る信号のピンを仮定するか
、決定するかの違いであり、ステップ１２では特開昭６
１−１９６３７３の手法によりＬＳＩ外に出る信号のピ
ンを仮定すれば。

ＬＳＩの外部ピン割付けが終了したものとして扱えるた
め、以下ステップ１５について詳しく説明する。ステッ
プ１３でＬＳＩ外部のピン割付けが終了したＬＳＩは、
ステップ１４でそれぞれのＬＳＩから出る信号が信号源
とか負荷等の電気的属性、または、設計者指示による接
続順序指定等により接続順序を決める。このようにして
接Ｖｔ順序が決まったＬＳＩの外部のピンは、それぞれ
のピン間を仮配線することにより、そのピン間の配線長
を計算する。第２図は、本発明による配線長計算に用い
る線長算出方法を示す流れ図の一例である。ステップ２
０でプリント基板の斜め配線層の有無を判断し、斜め配
線層がある場合は、ステ＼ ツブ２１で斜め配線層使用指示の有無を判断し、斜め配
線層使用指示がある時、斜め配線層を使った最短配線長
を計算する。ステップ２０で斜め配線層が無い場合、ま
たはステップ２１で斜め配線層使用権が無い場合は、直
交配線層を使って最短配線長を計算する。次にステップ
２４で配線長指示の有無を判断する。配線長指示がある
場合には、指定配線長とステップ２２、または、ステッ
プ２３で計算した最短配線長とを比較し、指定配線長の
方が長い場合、指定配線長を配線長計算に使う。

ステップ２４で配線長指示が無い場合、またはステップ
２５で指定配線長の方が短い場合は、ステップ２２また
はステップ２４で計算した最短配線長を配線長計算に使
用する。このようにして求めた配線長を用いて、信号伝
播遅延時間や負荷間隔、総配線長などの実装設計チェッ
クを行う。第３図はプリント基板上にＬＳＩを配置して
、ＬＳＩ間を仮配線した例である。第３図において、１
はプリント基板、２１〜２．はＬＳＩであり、ｐ、、ｐ
、。

Ｐ３とＰ４＃　Ｐ５．Ｐｇがそれぞれ同一信号で接続し
た仮配線結果を示す。Ｐ、、Ｐａ、ｐａは斜め配線層を
持ったプリント基板の場合を示す。直交層だけを持った
プリント基板の場合は１点線で示す仮配線となりＡ点、
Ｂ点を通るため斜め配線層を持ったプリント基板より長
い配線長となる。このように斜め配線層の有無を考慮す
ることにより実際の配線長により近い値を用いてチェッ
クできるようになる。Ｐｌ＋Ｐｘ、Ｐａの仮配線は、Ｐ
＋、Ｐ＋間とＰ、、Ｐ、間に設計者の配線長指示があっ
た場合を示す。この様な指示は、Ｐｉの出力信号がＰ、
。

Ｐ３に等しい遅延時間で到着できるようにするため、論
理設計段階でしばしば発生する。この配線長指示の考慮
をしないで仮配線を行うと、点線のような仮配線となり
、ＰＬ、Ｐａ間、ＰＬ、Ｐ２間が等長でなくなり、常に
チェックで不良を誤検出してしまうことになる。このよ
うに、斜め配線層の有無、設計者による配線長指示の有
無を調べ、それぞれに対応した仮配線を行う。第１図の
ステップ１５で不良が発見された場合は、ステップ１３
に戻りＬＳ　Ｉ外部ピンの割付を再度行う。不良が発見
されない場合は、プリント基板の実装設計ではステップ
１６の終端抵抗の配置、ピン割付は以降の処理を行い、
ＬＳＩの実装設計では、ステップ１４．．１５と並行し
て行っていたステップ１７以降の処理をそのまま続行す
る。

〔発明の効果） 本発明によれば、論理回路の自動実装設計において、Ｌ
ＳＩの配置、外部ピン割付は時のプリン１〜基板の実装
設訂チェックを、ＬＳＩ内部の実装設計と並行し、終端
抵抗の配置、ピン割付は以前に行うことができ、さらに
仮配線を実際の配線により近く仮定することによりチェ
ックの精度をあげ、より正確に実装設計の前段階に不良
を発見することができる。この早期に不良を検出するこ
とは、不良の修正量を少なくさせ、製品の開発期間を短
縮し、開発コストの低減をもたらす。

【図面の簡単な説明】

第１図は本発明のチェック方法を取り入れた実装設計手
順の一実施例の流れ図、第２図は本発明による配線長計
算に用いる線長算出方法を示す一実施例の流れ図、第３
図はＬＳＩ配置、外部ピン割付けした後、プリント基板
に仮配線した状態を示す説明図である。 １・・・プリント基板、２・・・ＬＳＩ（超大形集積回
路）、３・・・論理回路ゲート。 集Ｉ図 代理人弁理士　小　川　勝　男ｆ ブ１）ン靭幌船喪没叶 ＬＳＩ＋７）実ヲ良を跡ヤ ／−一−プリンＨ庖北更 ２−ＬＳＩ ３−−一１鼾優児凹ｙ各ジｒ−ト

Claims (1)

【特許請求の範囲】
1. １．論理回路を論理的に分割し、該分割された論理回路
   を収容するものを部品として、該部品の配置、部品間の
   信号の配線、部品内の論理素子の配置、部品内の配線を
   自動設計する実装設計システムの、部品間を接続するた
   めに設ける部品ピンに部品内から部品外へ出る信号を割
   り付ける前後に仮配線し、この仮配線による配線長を計
   算して仮配線結果が適当であるかをチェックする実装設
   計チェック方法において、部品間を設計者指示による指
   定配線長で接続する配線長指示の有無と、プリント基板
   の斜め配線層の有無と、設計者の斜め配線層使用指示の
   有無を判断する機能と、仮配線による配線長計算時、設
   計者指示の指定配線長が最短で接続した時の配線長より
   長い場合は、設計者指示の指定配線長を仮配線の線長計
   算に使用する機能と、さらに仮配線による線長計算時、
   設計者の斜め配線層使用指示がある場合は、斜め配線層
   を使用した最短で接続した時の配線長を仮配線の線長計
   算に使用する機能とを設けることにより、より正確にチ
   ェックを行うことを特徴とする実装設計チェック方法。