JPH02205351A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH02205351A JPH02205351A JP1026218A JP2621889A JPH02205351A JP H02205351 A JPH02205351 A JP H02205351A JP 1026218 A JP1026218 A JP 1026218A JP 2621889 A JP2621889 A JP 2621889A JP H02205351 A JPH02205351 A JP H02205351A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- lead frame
- semiconductor device
- resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
樹脂封止型半導体装置に関し、
プリント基板等外部回路への装着時におけるパッケージ
モールドのクランク発生を防止することを目的とし、 リードフレームのステージ上に半導体チップを搭載し、
該半導体チップ上の複数の電極と該各電極に対応して上
記ステージの周囲に配置された該リードフレームの配線
電極との間をワイヤボンディングし、上記半導体チップ
とワイヤボンディング部分を上記ステージと共に樹脂封
止した樹脂封止型半導体装置であって、上記リードフレ
ームのステージが、半導体チップ搭載面の裏面に散在配
置した複数の突起および該ステージの周囲に沿い該突起
と等しい高さの閉ループをなす壁を備えて構成する。
モールドのクランク発生を防止することを目的とし、 リードフレームのステージ上に半導体チップを搭載し、
該半導体チップ上の複数の電極と該各電極に対応して上
記ステージの周囲に配置された該リードフレームの配線
電極との間をワイヤボンディングし、上記半導体チップ
とワイヤボンディング部分を上記ステージと共に樹脂封
止した樹脂封止型半導体装置であって、上記リードフレ
ームのステージが、半導体チップ搭載面の裏面に散在配
置した複数の突起および該ステージの周囲に沿い該突起
と等しい高さの閉ループをなす壁を備えて構成する。
本発明は半導体装置に係り、特にプリント基板等外部回
路への装着時におけるパッケージモールドのクラック発
生を防止して特性の向上と生産性の向上を図った樹脂封
止型半導体装置に関する。
路への装着時におけるパッケージモールドのクラック発
生を防止して特性の向上と生産性の向上を図った樹脂封
止型半導体装置に関する。
第２図は従来の樹脂封止型半導体装置の一例を示す図で
あり、（Ａ）は全体の構成断面図をまた（Ｂ）はステー
ジ単体の形成工程を裏面側から見た状態で示す図、（Ｃ
）はステージのメツキ工程を示す図である。
あり、（Ａ）は全体の構成断面図をまた（Ｂ）はステー
ジ単体の形成工程を裏面側から見た状態で示す図、（Ｃ
）はステージのメツキ工程を示す図である。
図（Ａ）で半導体チップ２は、例えば厚さ０．１ｍｍで
その表面の少なくともステージ４ａを含む所定領域に銀
（Ａｇ）メツキ３が施された４２７０イ合金等よりなる
リードフレーム４の該ステージ４ａ上に、銀ペースト等
で接着固定されている。
その表面の少なくともステージ４ａを含む所定領域に銀
（Ａｇ）メツキ３が施された４２７０イ合金等よりなる
リードフレーム４の該ステージ４ａ上に、銀ペースト等
で接着固定されている。
そこで、上記半導体チップ２上の複数の電極とステージ
４ａの周囲に上記各電極に対応して配置したリードフレ
ーム４の配線電極とをワイヤ５でボンディング接続した
後、少なくとも上記半導体チップ２を含むステージ４ａ
と上記ワイヤ５が完全に覆われるようにエポキシ系樹脂
６等で封止して樹脂封止型半導体装置１を構成している
。
４ａの周囲に上記各電極に対応して配置したリードフレ
ーム４の配線電極とをワイヤ５でボンディング接続した
後、少なくとも上記半導体チップ２を含むステージ４ａ
と上記ワイヤ５が完全に覆われるようにエポキシ系樹脂
６等で封止して樹脂封止型半導体装置１を構成している
。
かかる樹脂封止型半導体装置１をプリント基板等の外部
回路に搭載するには、該樹脂封止型半導体装置１の外部
に露出している上記リードフレーム４の配線電極部分を
上記の外部回路に半田等の手段で接続固定するが、この
接続時には通常約２００°Ｃ程度まで加熱される。
回路に搭載するには、該樹脂封止型半導体装置１の外部
に露出している上記リードフレーム４の配線電極部分を
上記の外部回路に半田等の手段で接続固定するが、この
接続時には通常約２００°Ｃ程度まで加熱される。
この際、リードフレーム４の材料と封止樹脂材６の間特
にステージ４８部分では熱膨張係数の差によって発生す
る界面部分での内部応力が該界面部分を剥離させたり封
止樹脂材６にクラックを生ずるが、上記リードフレーム
４のステージ４ａの封止樹脂材６と接する面が平坦な場
合には特にこの傾向が強くなることが知られている。
にステージ４８部分では熱膨張係数の差によって発生す
る界面部分での内部応力が該界面部分を剥離させたり封
止樹脂材６にクラックを生ずるが、上記リードフレーム
４のステージ４ａの封止樹脂材６と接する面が平坦な場
合には特にこの傾向が強くなることが知られている。
そこでこれを防止するため、−ａには上記ステージ４ａ
の封止樹脂材６と接する面に図示の如き微小な突起４ｂ
が生ずるように該リードフレーム４を加工して凹凸を付
与するようにしている。
の封止樹脂材６と接する面に図示の如き微小な突起４ｂ
が生ずるように該リードフレーム４を加工して凹凸を付
与するようにしている。
この微小な凹凸を付与する方法を説明する図（Ｂ）は、
理解し易くするために図（Ａ）におけるリードフレーム
４を裏面側から見た状態で表わしており、（１）は成形
したままのリードフレーム４のステージ４ａ近傍を示し
また（２）は凹凸を付けた状態を示している。
理解し易くするために図（Ａ）におけるリードフレーム
４を裏面側から見た状態で表わしており、（１）は成形
したままのリードフレーム４のステージ４ａ近傍を示し
また（２）は凹凸を付けた状態を示している。
図（１）で成形したままのリードフレーム４は、はぼ中
央部に５〜１０ｍｍ角のステージ４ａと該ステージ４ａ
を保持する例えば２個の保持部４ｃおよび該ステージ４
ａを取り囲んでその周囲に放射状に形成した複数の配線
電極４ｄとで構成されている。
央部に５〜１０ｍｍ角のステージ４ａと該ステージ４ａ
を保持する例えば２個の保持部４ｃおよび該ステージ４
ａを取り囲んでその周囲に放射状に形成した複数の配線
電極４ｄとで構成されている。
ここで該リードフレーム４の片面に、ステージ４ａより
多少大きい例えば図の一点鎖線で示す領域Ｓの部分を通
常のエツチング手段を用いて該リードフレーム４の厚さ
の５０〜６０％程度例えば０．０５〜０．０６ｍ５＋位
の範囲にエツチング除去するが、この際複数（図では９
個）の円形状の突起４ｂが残るように該エツチング処理
を施して図（２）に示す状態としている。
多少大きい例えば図の一点鎖線で示す領域Ｓの部分を通
常のエツチング手段を用いて該リードフレーム４の厚さ
の５０〜６０％程度例えば０．０５〜０．０６ｍ５＋位
の範囲にエツチング除去するが、この際複数（図では９
個）の円形状の突起４ｂが残るように該エツチング処理
を施して図（２）に示す状態としている。
次いで、該ステージ４ａの平坦面部分すなわち図（Ｂ）
の裏面側に図（Ａ）で説明した半導体チップ２を導通を
保って接着固定するため、少なくとも該ステージ４ａの
平坦面部分を含むリードフレーム４の所定領域に銀（Ａ
ｇ）メツキ処理を施す。
の裏面側に図（Ａ）で説明した半導体チップ２を導通を
保って接着固定するため、少なくとも該ステージ４ａの
平坦面部分を含むリードフレーム４の所定領域に銀（Ａ
ｇ）メツキ処理を施す。
図（Ｃ）はメツキ処理工程を説明する図であり、図（Ｂ
）をｃ−ｃ’で切断した断面を上下反転させて正規の方
向になるように示している。
）をｃ−ｃ’で切断した断面を上下反転させて正規の方
向になるように示している。
図で、■は図（Ｂ）の（１）に対応しまた■は図（Ｂ）
の（２）に対応するものである。
の（２）に対応するものである。
ここで■に示す如く該ステージ４ａの突起４ｂ側の全面
に平坦なマスク７を添着被覆した後、通常の方法で銀メ
ツキ処理を施すが、図（Ｂ）で説明した如く複数の突起
４ｂは散在するように配置されているためメツキ処理液
が各突起間に流入し、結果的に図■に示す如く銀メツキ
層３はマスク７が密着している突起４ｂの先端面を除く
全面に形成されることになる。
に平坦なマスク７を添着被覆した後、通常の方法で銀メ
ツキ処理を施すが、図（Ｂ）で説明した如く複数の突起
４ｂは散在するように配置されているためメツキ処理液
が各突起間に流入し、結果的に図■に示す如く銀メツキ
層３はマスク７が密着している突起４ｂの先端面を除く
全面に形成されることになる。
一方、この銀メツキ層は封止樹脂材料との密着性が芳し
くない。
くない。
従ってかかる構成になる樹脂封止型半導体装置では、プ
リント基板等の外部回路に装着する際の熱によって封止
樹脂材料との間の剥離やクランクの発生を完全に防止す
ることができず、特性および生産性の向上を阻害する要
因となっている。
リント基板等の外部回路に装着する際の熱によって封止
樹脂材料との間の剥離やクランクの発生を完全に防止す
ることができず、特性および生産性の向上を阻害する要
因となっている。
なお封止樹脂材料と接する面にメツキ層３が形成されな
いようにするには上記マスク７を該ステージ４ａの凹凸
に合わせて加工しなければならず、価格的に得策でない
。
いようにするには上記マスク７を該ステージ４ａの凹凸
に合わせて加工しなければならず、価格的に得策でない
。
従来の樹脂封止型半導体装置では、プリント基板等の外
部回路に装着する際の熱による封止樹脂材料の剥離やク
ラックの発生を完全に防止することができないと言う問
題があった。
部回路に装着する際の熱による封止樹脂材料の剥離やク
ラックの発生を完全に防止することができないと言う問
題があった。
上記問題点は、リードフレームのステージ上に半導体チ
ップを搭載し、該半導体チップ上の複数の電極と該各電
極に対応して上記ステージの周囲に配置された該リード
フレームの配線電極との間をワイヤボンディングし、上
記半導体チップとワイヤボンディング部分を上記ステー
ジと共に樹脂封止した樹脂封止型半導体装置であって、
上記リードフレームのステージが、半導体チップ搭載面
の裏面に散在配置した複数の突起および該ステージの周
囲に沿い該突起と等しい高さの閉ループをなす壁を備え
てなる樹脂封止型半導体装置によって解決される。
ップを搭載し、該半導体チップ上の複数の電極と該各電
極に対応して上記ステージの周囲に配置された該リード
フレームの配線電極との間をワイヤボンディングし、上
記半導体チップとワイヤボンディング部分を上記ステー
ジと共に樹脂封止した樹脂封止型半導体装置であって、
上記リードフレームのステージが、半導体チップ搭載面
の裏面に散在配置した複数の突起および該ステージの周
囲に沿い該突起と等しい高さの閉ループをなす壁を備え
てなる樹脂封止型半導体装置によって解決される。
封止樹脂材料の剥離やクランクの発生を防止するには、
クランク発生防止用の微小突起形成面側のステージ全面
が銀メツキされないことが必要である。
クランク発生防止用の微小突起形成面側のステージ全面
が銀メツキされないことが必要である。
本発明では、凹凸形成面側のステージ周囲を突起の高さ
と等しい閉ループをなす壁で完全に囲むように該ステー
ジを形成している。
と等しい閉ループをなす壁で完全に囲むように該ステー
ジを形成している。
従って、該凹凸形成面を平坦なマスクでカバーしてもメ
ツキ処理液がマスクとステージの間に流入せず該凹凸形
成面がメツキされないことから、外部回路に装着する際
にも剥離やクランクの発生のない樹脂封止型半導体装置
を得ることができる。
ツキ処理液がマスクとステージの間に流入せず該凹凸形
成面がメツキされないことから、外部回路に装着する際
にも剥離やクランクの発生のない樹脂封止型半導体装置
を得ることができる。
第１図は本発明になる樹脂封止型半導体装置の一例を示
す図であり、（ａ）は全体の構成断面図をまた（ｂ）は
ステージ単体の形成工程を示す図、（Ｃ）はステージの
メツキ工程を示す図である。
す図であり、（ａ）は全体の構成断面図をまた（ｂ）は
ステージ単体の形成工程を示す図、（Ｃ）はステージの
メツキ工程を示す図である。
図（ａ）で半導体チップ２は、第２図同様の方法でリー
ドフレーム１１のステージｌｌａ上に銀ペースト等で接
着固定しである。
ドフレーム１１のステージｌｌａ上に銀ペースト等で接
着固定しである。
また該半導体チップ２上の複数の電極と該各電極に対応
する上記リードフレーム１１の配線電極とがワイヤ５で
ボンディング接続された後、エポキシ系樹脂６等で封止
して樹脂封止型半導体装置１０が構成されていることは
第２図と同様である。
する上記リードフレーム１１の配線電極とがワイヤ５で
ボンディング接続された後、エポキシ系樹脂６等で封止
して樹脂封止型半導体装置１０が構成されていることは
第２図と同様である。
該ステージＩｌａ部分に凹凸を付加する方法を説明する
図（ｂ）は、第２図同様に図（ａ）のリードフレーム１
１を裏面側から見た状態で表わしており、（■）は成形
したままのリードフレーム１１をまた（ｎ）は凹凸を付
けた状態をそれぞれ示している。
図（ｂ）は、第２図同様に図（ａ）のリードフレーム１
１を裏面側から見た状態で表わしており、（■）は成形
したままのリードフレーム１１をまた（ｎ）は凹凸を付
けた状態をそれぞれ示している。
図（１）で、成形したままのリードフレーム１１は、は
ぼ中央部に５〜１０ｍ＋ｗ角のステージｌｌａと該ステ
ージＩｌａを保持する例えば２個の保持部１１ｃおよび
該ステージｌｌａを取り囲むようにその周囲放射状に形
成した複数の配線電極ｌｉｄとで構成されていることは
第２図の場合と同様である。
ぼ中央部に５〜１０ｍ＋ｗ角のステージｌｌａと該ステ
ージＩｌａを保持する例えば２個の保持部１１ｃおよび
該ステージｌｌａを取り囲むようにその周囲放射状に形
成した複数の配線電極ｌｉｄとで構成されていることは
第２図の場合と同様である。
ここで、該リードフレーム１１の片面のステージ１１ａ
より僅かに小さい例えば図の一点鎖線で示す領域Ｓ＋の
部分のみを、第２図同様に複数（図では９個）の円形状
の突起が残るように通常の手段によってエツチング除去
する。
より僅かに小さい例えば図の一点鎖線で示す領域Ｓ＋の
部分のみを、第２図同様に複数（図では９個）の円形状
の突起が残るように通常の手段によってエツチング除去
する。
この場合には図（ｎ）に示す如（、該ステージ１１ａの
片面に複数の突起１１ｂと共にその周囲に該突起１１ｂ
と同じ高さの壁Ｌｉｅが残る。
片面に複数の突起１１ｂと共にその周囲に該突起１１ｂ
と同じ高さの壁Ｌｉｅが残る。
メツキ処理を施す工程を説明する図（Ｃ）は、図（ｂ）
をＣ−Ｃ’で切断した断面を上下反転させて表わしてい
る。
をＣ−Ｃ’で切断した断面を上下反転させて表わしてい
る。
図で、（イ）は図ら）の（Ｉ）に対応しまた（口）は図
ら）の（ＩＩ）に対応するものである。
ら）の（ＩＩ）に対応するものである。
ここで（ハ）に示す如く該ステージｌｌａの突起１１ｂ
側の全面に第２図同様のマスク７を添着して咳面を被覆
した後、通常の方法で銀メツキ処理を施すが、複数の突
起１１ｂが散在して配置されていても図（ｂ）で説明し
た如くその周囲が該突起１１ｂと同じ高さの壁ｌｉｅで
囲まれているため銀メツキ液の流入がなく、結果的に図
（ニ）に示す如く銀メツキ層３は凹凸形成面内には形成
されない。
側の全面に第２図同様のマスク７を添着して咳面を被覆
した後、通常の方法で銀メツキ処理を施すが、複数の突
起１１ｂが散在して配置されていても図（ｂ）で説明し
た如くその周囲が該突起１１ｂと同じ高さの壁ｌｉｅで
囲まれているため銀メツキ液の流入がなく、結果的に図
（ニ）に示す如く銀メツキ層３は凹凸形成面内には形成
されない。
従ってかかる構成になる樹脂封止型半導体装置では、封
止樹脂材料がステージｌｌａの凹凸形成面側の壁１１ｃ
の内部で銀メツキ層を介することなく直接ステージｌｌ
ａの凹凸形成面と接することから、接触面積の拡大とあ
いまって該封止樹脂材料のステージｌｌａに対する密着
性が向上し、プリン）！板等の外部回路に装着する際の
熱による封止樹脂材料の剥離やクラックの発生を完全に
防止することができる。
止樹脂材料がステージｌｌａの凹凸形成面側の壁１１ｃ
の内部で銀メツキ層を介することなく直接ステージｌｌ
ａの凹凸形成面と接することから、接触面積の拡大とあ
いまって該封止樹脂材料のステージｌｌａに対する密着
性が向上し、プリン）！板等の外部回路に装着する際の
熱による封止樹脂材料の剥離やクラックの発生を完全に
防止することができる。
上述の如く本発明により、プリント基板等の外部回路に
装着しても剥離やクランク等が発生することのない特性
および生産性に優れた樹脂封止型半導体装置を提供する
ことができる。
装着しても剥離やクランク等が発生することのない特性
および生産性に優れた樹脂封止型半導体装置を提供する
ことができる。
なお本発明の説明に当たっては、リードフレームのステ
ージ片面に形成する突起を円柱状に形成した場合につい
て行っているが、その断面を三角。
ージ片面に形成する突起を円柱状に形成した場合につい
て行っているが、その断面を三角。
四角等何れの形状にしても同様の効果を得ることができ
る。
る。
第１図は本発明になる樹脂封止型半導体装置の一例を示
す図、 第２図は従来の樹脂封止型半導体装置の一例を示す図、 である。図において、 ２は半導体チップ、 ３はメツキ層、５はワイヤ、
６は封止樹脂材、７はマスク、 １０は樹脂封止型半導体装置、 １１はリードフレーム、 ｌｌａはステージ、１１ｂ
は突起、 ｌｌｃは保持部、ｌｉｄは配線電
極、 ｌｉｅは壁、をそれぞれ表わす。 Ｉ ｌ 図 ９東ｆ）＃旨打止型ギ導６％￥Ｌ／）−夕）胤示イロ１
２ 口
す図、 第２図は従来の樹脂封止型半導体装置の一例を示す図、 である。図において、 ２は半導体チップ、 ３はメツキ層、５はワイヤ、
６は封止樹脂材、７はマスク、 １０は樹脂封止型半導体装置、 １１はリードフレーム、 ｌｌａはステージ、１１ｂ
は突起、 ｌｌｃは保持部、ｌｉｄは配線電
極、 ｌｉｅは壁、をそれぞれ表わす。 Ｉ ｌ 図 ９東ｆ）＃旨打止型ギ導６％￥Ｌ／）−夕）胤示イロ１
２ 口
Claims (1)
- 【特許請求の範囲】 リードフレームのステージ上に半導体チップを搭載し、
該半導体チップ上の複数の電極と該各電極に対応して上
記ステージの周囲に配置された該リードフレームの配線
電極との間をワイヤボンディングし、上記半導体チップ
とワイヤボンディング部分を上記ステージと共に樹脂封
止した樹脂封止型半導体装置であって、 上記リードフレームのステージが、半導体チップ搭載面
の裏面に散在配置した複数の突起および該ステージの周
囲に沿い該突起と等しい高さの閉ループをなす壁を備え
てなることを特徴とした樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026218A JP2506429B2 (ja) | 1989-02-03 | 1989-02-03 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026218A JP2506429B2 (ja) | 1989-02-03 | 1989-02-03 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02205351A true JPH02205351A (ja) | 1990-08-15 |
| JP2506429B2 JP2506429B2 (ja) | 1996-06-12 |
Family
ID=12187263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026218A Expired - Lifetime JP2506429B2 (ja) | 1989-02-03 | 1989-02-03 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506429B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440169A (en) * | 1993-01-08 | 1995-08-08 | Mitsubishi Denki Kabushiki Kaisha | Resin-packaged semiconductor device with flow prevention dimples |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device having an improved structure for preventing cracks, and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694760A (en) * | 1979-12-28 | 1981-07-31 | Nec Corp | Semiconductor device |
| JPS6331147A (ja) * | 1986-07-24 | 1988-02-09 | Nec Corp | 半導体装置のリ−ドフレ−ム |
-
1989
- 1989-02-03 JP JP1026218A patent/JP2506429B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694760A (en) * | 1979-12-28 | 1981-07-31 | Nec Corp | Semiconductor device |
| JPS6331147A (ja) * | 1986-07-24 | 1988-02-09 | Nec Corp | 半導体装置のリ−ドフレ−ム |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440169A (en) * | 1993-01-08 | 1995-08-08 | Mitsubishi Denki Kabushiki Kaisha | Resin-packaged semiconductor device with flow prevention dimples |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device having an improved structure for preventing cracks, and method of manufacturing the same |
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) * | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2506429B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578770B2 (ja) | 半導体装置 | |
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지 | |
| JPH02205351A (ja) | 樹脂封止型半導体装置 | |
| JPH03149865A (ja) | リードフレーム | |
| TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH0456143A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS61241954A (ja) | 半導体装置 | |
| JP2000021920A (ja) | 半導体装置 | |
| KR940010548B1 (ko) | 반도체 리드 프레임 | |
| JPS639372B2 (ja) | ||
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JPH04106941A (ja) | 樹脂封止型半導体装置 | |
| JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPS6151852A (ja) | プリント基板およびその製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH011262A (ja) | 電子装置およびその製造方法 | |
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JPH01225141A (ja) | 樹脂封止型半導体装置 | |
| JPH08264678A (ja) | 樹脂封止型半導体装置 |