JPH02208932A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH02208932A JPH02208932A JP2889489A JP2889489A JPH02208932A JP H02208932 A JPH02208932 A JP H02208932A JP 2889489 A JP2889489 A JP 2889489A JP 2889489 A JP2889489 A JP 2889489A JP H02208932 A JPH02208932 A JP H02208932A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- substrate
- electrode
- resists
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばＬＳＩ等の製造プロセスで使用するパ
ターン形成方法に関するものである。
ターン形成方法に関するものである。
従来、この種のパターン形成方法は第３図（ａ）〜（ｆ
ｌに示す手順を経て行われる。これを同図（ａｌ〜（ｆ
）に基づいて以下に説明する。
ｌに示す手順を経て行われる。これを同図（ａｌ〜（ｆ
）に基づいて以下に説明する。
先ず、同図（ａ）に示すようにシリコン基板１上にポジ
型レジスト２を塗布する（ｒｅｓｉｓｔ ｃｏａｔｉｎ
ｇ）。
型レジスト２を塗布する（ｒｅｓｉｓｔ ｃｏａｔｉｎ
ｇ）。
次に、このポジ型レジスト２に同図（ｂ）に示すように
Ｂｅの集束型イオンビーム（ＦＩＢ）を照射することに
より第１の露光部３を形成した（３ｅ ｅｘｐｏｓｕｒ
ｅ）後、同図（Ｃ）に示すようにＳｔの集束型イオンビ
ーム（ＦＩＢ）を照射することにより第２の露光部４を
形成する（Ｓｔ ｅｘｐｏｓｕｒｅ） ＊このとき、Ｓ
ｔは注入深さがＢｅの注入深さより小さいので、ポジ型
レジスト２の底部まで達しない。、そして、再露光部３
．４を現像することにより同図（ｄ）に示すように階段
状のレジストパターン５を形成しくｄｅｖｅｌｏｐｉｎ
ｇ）、このレジストパターン５に同図（ｅ）に示すよう
に金属ＣＶＤ膜６を形成しくｏ＋ｅｔａｌ ｄｅｐｏｓ
ｉｔｉｏｎ）てから、このＣＶＤ膜６の一部およびレジ
ストパターン５を除去することにより同図（ｆ）に示す
ようにマツシュルーム型の電極６を形成する（ｌｉｆｔ
−ｏｆｆ）。
Ｂｅの集束型イオンビーム（ＦＩＢ）を照射することに
より第１の露光部３を形成した（３ｅ ｅｘｐｏｓｕｒ
ｅ）後、同図（Ｃ）に示すようにＳｔの集束型イオンビ
ーム（ＦＩＢ）を照射することにより第２の露光部４を
形成する（Ｓｔ ｅｘｐｏｓｕｒｅ） ＊このとき、Ｓ
ｔは注入深さがＢｅの注入深さより小さいので、ポジ型
レジスト２の底部まで達しない。、そして、再露光部３
．４を現像することにより同図（ｄ）に示すように階段
状のレジストパターン５を形成しくｄｅｖｅｌｏｐｉｎ
ｇ）、このレジストパターン５に同図（ｅ）に示すよう
に金属ＣＶＤ膜６を形成しくｏ＋ｅｔａｌ ｄｅｐｏｓ
ｉｔｉｏｎ）てから、このＣＶＤ膜６の一部およびレジ
ストパターン５を除去することにより同図（ｆ）に示す
ようにマツシュルーム型の電極６を形成する（ｌｉｆｔ
−ｏｆｆ）。
このようにして、シリコン基板ｌ上に電極パターンを形
成することができる。
成することができる。
ところで、この種のパターン形成方法においては、集束
型イオンビーム（ＦＩＢ）を走査することにより行われ
るものであるため、階段状のレジストパターン５を得る
に多大の時間を費やし、光・リソグラフィ等の転写方式
と比較して生産性が低下するという問題があった。
型イオンビーム（ＦＩＢ）を走査することにより行われ
るものであるため、階段状のレジストパターン５を得る
に多大の時間を費やし、光・リソグラフィ等の転写方式
と比較して生産性が低下するという問題があった。
本発明はこのような事情に鑑みなされたもので、パター
ン形成を短時間で行うことができ、もって生産性を向上
させることができるパターン形成方法を提供するもので
ある。
ン形成を短時間で行うことができ、もって生産性を向上
させることができるパターン形成方法を提供するもので
ある。
本発明に係るパターン形成方法は、基板上にレジストを
塗布し、次にこのレジストを露光、現像することにより
階段状のレジストパターンを形成するパターン形成方法
であって、レジストを塗布するにあたり２種のレジスト
を基板上に順次積層し、これらレジストのうち一方のレ
ジストに難溶化処理を施すものである。
塗布し、次にこのレジストを露光、現像することにより
階段状のレジストパターンを形成するパターン形成方法
であって、レジストを塗布するにあたり２種のレジスト
を基板上に順次積層し、これらレジストのうち一方のレ
ジストに難溶化処理を施すものである。
本発明においては、上下レジストのうちいずれか一方の
レジストに難溶化処理を施すことにより、光・リフグラ
フィ等の転写方式によって階段状のレジストパターンを
得ることができる。
レジストに難溶化処理を施すことにより、光・リフグラ
フィ等の転写方式によって階段状のレジストパターンを
得ることができる。
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
説明する。
第１図（ａ）〜（「）は本発明に係るパターン形成方法
の手順を示す断面図である。これを同図（ａ）〜（ｆ）
に基づいて以下に説明する。
の手順を示す断面図である。これを同図（ａ）〜（ｆ）
に基づいて以下に説明する。
先ず、同図（ａｌに示すようにシリコン基板ｌｌ上に第
１のポジ型しジス目２を塗布してこれにアルカリ処理を
施す。この場合、アルカリ処理は、シリコン基板１１上
にポジ型しジス目２を塗布したものを例えばアルカリ溶
液に浸漬して行う。次に、このポジ型レジスト１２上に
同図（ｂｌに示すように第２のポジ型レジスト１３を塗
布、加熱した後、同図ＴＣ）に示すように例えば光・リ
ソグラフィ等の転写方式によって露光部１４を形成する
。このとき、第１のポジ型レジスト１２にはアルカリ処
理が施されているため、感光剤の一部が変成して不溶化
し、ポジ型レジスト１２は溶解が抑制される。そして、
露光部１４を現像することにより同図（ｄ）に示すよう
に階段（Ｔ字）状のレジストパターン１５を形成する。
１のポジ型しジス目２を塗布してこれにアルカリ処理を
施す。この場合、アルカリ処理は、シリコン基板１１上
にポジ型しジス目２を塗布したものを例えばアルカリ溶
液に浸漬して行う。次に、このポジ型レジスト１２上に
同図（ｂｌに示すように第２のポジ型レジスト１３を塗
布、加熱した後、同図ＴＣ）に示すように例えば光・リ
ソグラフィ等の転写方式によって露光部１４を形成する
。このとき、第１のポジ型レジスト１２にはアルカリ処
理が施されているため、感光剤の一部が変成して不溶化
し、ポジ型レジスト１２は溶解が抑制される。そして、
露光部１４を現像することにより同図（ｄ）に示すよう
に階段（Ｔ字）状のレジストパターン１５を形成する。
このとき、シリコン基板１１の表面一部が外部に露呈し
ており、この露呈表面部１１ａはレジスト表面と比較し
て触媒作用がある。この後、選択ＣＶＤ法によって同図
（ｉｌｌ）に示すようにレジストパターン１５にタング
ステンからなる電極用膜１６を蒸着してから、レジスト
パターン１５を除去することにより、同図（ｆ）に示す
ようにマツシュルーム（Ｔ字）型の電極１７を形成する
。
ており、この露呈表面部１１ａはレジスト表面と比較し
て触媒作用がある。この後、選択ＣＶＤ法によって同図
（ｉｌｌ）に示すようにレジストパターン１５にタング
ステンからなる電極用膜１６を蒸着してから、レジスト
パターン１５を除去することにより、同図（ｆ）に示す
ようにマツシュルーム（Ｔ字）型の電極１７を形成する
。
このようにして、シリコン基板１１上に電極パターンを
形成することができる。
形成することができる。
すなわち、本実施例は、シリコン基板ｌｌ上にポジ型レ
ジスト１２．１３を塗布し、次にこれらポジ型レジスト
１２．１３を露光、現像することにより階段状のレジス
トパターン１５を形成した後、このレジストパターン１
５に電極用膜１６を形成してから、レジストパターン１
５を除去することにより電極１７を形成するパターン形
成方法であって、ポジ型レジスト１２．１３を塗布する
にあたり２種のポジ型レジスト１２．１３を順次積層し
、このうち下方のポジ型レジスト１２にアルカリ処理を
施すのである。
ジスト１２．１３を塗布し、次にこれらポジ型レジスト
１２．１３を露光、現像することにより階段状のレジス
トパターン１５を形成した後、このレジストパターン１
５に電極用膜１６を形成してから、レジストパターン１
５を除去することにより電極１７を形成するパターン形
成方法であって、ポジ型レジスト１２．１３を塗布する
にあたり２種のポジ型レジスト１２．１３を順次積層し
、このうち下方のポジ型レジスト１２にアルカリ処理を
施すのである。
したがって、本実施例においては、上下レジストのうち
下方のレジストにアルカリ処理を施すことにより、光・
リソグラフィ等の転写方式によって階段状のレジストパ
ターンを得ることができるから、パターン形成を短時間
で行うことができる。
下方のレジストにアルカリ処理を施すことにより、光・
リソグラフィ等の転写方式によって階段状のレジストパ
ターンを得ることができるから、パターン形成を短時間
で行うことができる。
さて、第２図（対象図形の左側）は５つのサンプルを用
いたシミュレーションＡＮＥの結果であり、これより最
終Ｅのレジストパターン１５に段差が生じていることが
分かる。この場合、横軸の距離および縦軸の高さは、各
々基板の水平方向、垂直方向を示す。また、符号Ａ−Ｅ
は、各々現像時間が１５秒、３０秒、４５秒、６０秒、
７５秒の時のレジストパターン１５を示す。
いたシミュレーションＡＮＥの結果であり、これより最
終Ｅのレジストパターン１５に段差が生じていることが
分かる。この場合、横軸の距離および縦軸の高さは、各
々基板の水平方向、垂直方向を示す。また、符号Ａ−Ｅ
は、各々現像時間が１５秒、３０秒、４５秒、６０秒、
７５秒の時のレジストパターン１５を示す。
なお、本実施例においては、選択ＣＶＤ法を使用する例
を示したが、本発明はこれに限定されるものではなく、
通常のＣＶＤ法を使用しても実施例と同様の効果を奏す
る。但し、通常のＣＶＤ法を使用する場合には、第１図
（ｉｌｌに示す手順においてレジスト上に電極用膜の一
部が載置されるので、これをレジストパターンと共に除
去する。
を示したが、本発明はこれに限定されるものではなく、
通常のＣＶＤ法を使用しても実施例と同様の効果を奏す
る。但し、通常のＣＶＤ法を使用する場合には、第１図
（ｉｌｌに示す手順においてレジスト上に電極用膜の一
部が載置されるので、これをレジストパターンと共に除
去する。
また、本実施例においては、ポジ型レジスト１２にアル
カリ処理を施すことにより難溶化する例を示したが、本
発明はこれ以外にポジ型レジスト１２を難溶化を例えば
紫外線の照射等によっても行うことができる。
カリ処理を施すことにより難溶化する例を示したが、本
発明はこれ以外にポジ型レジスト１２を難溶化を例えば
紫外線の照射等によっても行うことができる。
さらに、本実施例においては、ポジ型レジスト１２、１
３を使用する場合を示したが、本発明はネガ型レジスト
も実施例と同様に実施することができる。この場合、上
下のネガ型レジストのうち上方のネガ型レジストを難溶
化する必要がある。
３を使用する場合を示したが、本発明はネガ型レジスト
も実施例と同様に実施することができる。この場合、上
下のネガ型レジストのうち上方のネガ型レジストを難溶
化する必要がある。
以上説明したように本発明によれば、基板上にレジスト
を塗布し、次にこのレジストを露光、現像することによ
り階段状のレジストパターンを形成するパターン形成方
法であって、レジストを塗布するにあたり２種のレジス
トを基板上に順次積層し、これらレジストのうちいずれ
か一方のレジストに難溶化処理を施すので、光・リソグ
ラフィ等の転写方式によって階段状のレジストパターン
を得ることができる。したがって、パターン形成を短時
間で行うことができるから、生産性を向上させることが
できる。
を塗布し、次にこのレジストを露光、現像することによ
り階段状のレジストパターンを形成するパターン形成方
法であって、レジストを塗布するにあたり２種のレジス
トを基板上に順次積層し、これらレジストのうちいずれ
か一方のレジストに難溶化処理を施すので、光・リソグ
ラフィ等の転写方式によって階段状のレジストパターン
を得ることができる。したがって、パターン形成を短時
間で行うことができるから、生産性を向上させることが
できる。
第１図（ａ）〜（ｆｌは本発明に係るパターン形成方法
の手順を示す断面図、第２図はサンプルシミュレーシッ
ンによる現像パターンの図、第３図（ａｌ〜（ｆ）は従
来のパターン形成方法の手順を示す断面図である。 １１・・・・シリコン基板、１２．１３・・・・ポジ型
レジスト、１４・・・・露光部、１５・・・・レジスト
パターン、１６・・・・電極用膜、１７・・・・電極。 代 理 人 大 岩 増 雄第１図 第２図 （ａ） 第３図 （ｂ） （Ｃ）
の手順を示す断面図、第２図はサンプルシミュレーシッ
ンによる現像パターンの図、第３図（ａｌ〜（ｆ）は従
来のパターン形成方法の手順を示す断面図である。 １１・・・・シリコン基板、１２．１３・・・・ポジ型
レジスト、１４・・・・露光部、１５・・・・レジスト
パターン、１６・・・・電極用膜、１７・・・・電極。 代 理 人 大 岩 増 雄第１図 第２図 （ａ） 第３図 （ｂ） （Ｃ）
Claims (1)
- 基板上にレジストを塗布し、次にこのレジストを露光、
現像することにより階段状のレジストパターンを形成す
るパターン形成方法であって、前記レジストを塗布する
にあたり２種のレジストを前記基板上に順次積層し、こ
れらレジストのうちいずれか一方のレジストに難溶化処
理を施すことを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028894A JP2661237B2 (ja) | 1989-02-08 | 1989-02-08 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028894A JP2661237B2 (ja) | 1989-02-08 | 1989-02-08 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02208932A true JPH02208932A (ja) | 1990-08-20 |
| JP2661237B2 JP2661237B2 (ja) | 1997-10-08 |
Family
ID=12261105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1028894A Expired - Fee Related JP2661237B2 (ja) | 1989-02-08 | 1989-02-08 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661237B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063611A (ko) * | 1999-12-23 | 2001-07-09 | 박종섭 | 레지스트 패턴 형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105326A (en) * | 1979-02-07 | 1980-08-12 | Matsushita Electronics Corp | Manufacturing method of electrode of semiconductor device |
| JPS5618421A (en) * | 1979-07-19 | 1981-02-21 | Hughes Aircraft Co | Method of manufacturing semiconductor device using electron beam |
| JPS6378527A (ja) * | 1986-09-20 | 1988-04-08 | Mitsubishi Electric Corp | Ｔ型制御電極形成用ｘ線マスク、そのマスクの製造方法およびそのマスクを用いたｔ型制御電極形成方法 |
-
1989
- 1989-02-08 JP JP1028894A patent/JP2661237B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105326A (en) * | 1979-02-07 | 1980-08-12 | Matsushita Electronics Corp | Manufacturing method of electrode of semiconductor device |
| JPS5618421A (en) * | 1979-07-19 | 1981-02-21 | Hughes Aircraft Co | Method of manufacturing semiconductor device using electron beam |
| JPS6378527A (ja) * | 1986-09-20 | 1988-04-08 | Mitsubishi Electric Corp | Ｔ型制御電極形成用ｘ線マスク、そのマスクの製造方法およびそのマスクを用いたｔ型制御電極形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063611A (ko) * | 1999-12-23 | 2001-07-09 | 박종섭 | 레지스트 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661237B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147008B2 (ja) | ||
| US6218082B1 (en) | Method for patterning a photoresist | |
| JPH07153666A (ja) | パターン形成方法 | |
| JPH03159114A (ja) | 微細パターンの形成方法 | |
| JPH0519973B2 (ja) | ||
| JPS594017A (ja) | 電子ビ−ム露光方法 | |
| JPH02208932A (ja) | パターン形成方法 | |
| JPS602956A (ja) | フオトマスクの製造方法 | |
| JPH08288200A (ja) | パターン形成方法 | |
| JPS61102739A (ja) | パタ−ン形成方法 | |
| JPH03147315A (ja) | パターン形成方法 | |
| JPH02208933A (ja) | コンタクトホールの形成方法 | |
| JPH02103054A (ja) | パターン形成方法 | |
| JPS62173722A (ja) | パタン形成方法 | |
| JPS6351637A (ja) | マスク形成方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPS61108135A (ja) | レジストパタ−ンの形成方法 | |
| JPS61177720A (ja) | レジストパタ−ンの形成方法 | |
| JPS5892223A (ja) | レジストパタ−ン形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPH022604A (ja) | 微細パターン形成方法 | |
| JPH0199041A (ja) | 微細パターン形成方法 | |
| JPS62105423A (ja) | ネガ型レジストパタ−ンの形成方法 | |
| JPH024267A (ja) | レジストエッチ耐性向上方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |