JPS61102739A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS61102739A
JPS61102739A JP59226361A JP22636184A JPS61102739A JP S61102739 A JPS61102739 A JP S61102739A JP 59226361 A JP59226361 A JP 59226361A JP 22636184 A JP22636184 A JP 22636184A JP S61102739 A JPS61102739 A JP S61102739A
Authority
JP
Japan
Prior art keywords
pattern
exposed
resist
exposure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59226361A
Other languages
English (en)
Other versions
JPH0471331B2 (ja
Inventor
Hiroshi Yamashita
山下　普
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP59226361A priority Critical patent/JPS61102739A/ja
Publication of JPS61102739A publication Critical patent/JPS61102739A/ja
Publication of JPH0471331B2 publication Critical patent/JPH0471331B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いた微細パターン形成方
法に関するものである。
従来例の構成とその問題点 半心体素子の微細化が進むにつれて、微細なパターンを
形成するために電子ビーム露光が用いられるようになっ
た。電子ビーム露光は微細なパターンを描画できるとい
う長所を持っているが、反面、その処理に長時間を要し
、生産性が低いという欠点を持つ。そこで、この欠点を
解決するために光露光と電子ビーム露光とを併用するプ
ロセスが提案されている。たとえば、ポジ形ホトレジス
トを用いてあらかじめ、紫外光露光で比較的大きなパタ
ーンを露光し、ついで、微細パターンは電子ビーム露光
で形成する方法がある。しかいポジ形ホトレジストを電
子ビーム露光に用いる場合には、微細化が難かしいとい
う問題がある。
発明の目的 本発明は上記の問題を解決するものであり、本発明の目
的は紫外光露光と電子ビーム露光を併用することにより
、生産性の同上を図り、しかも微細なパター／を形成す
ることである。
発明の構成 本発明は基板上に第１のポジ形レジストを形成し、その
上に第２のポジ形ホトレジストを形成する工程、前記第
２のポジ形ホトレジストを紫外光露光し、現（家する工
程、前記第２のポジ形ホトレフストの現１１（パターン
をマスクとして全面遠紫外露光する工程、前記ノボラッ
ク型ポジ形ホトレジストの現像パターンを除去する工程
、および前記第１のポン形し／ストを電子ビーム露光し
、現像する工程をそなえたパターン形成方法であり、と
１１により、サブミクロ／弔位の微細パターンの形１戊
が容易に可能である。
実施例の説明 以下にＧａＡｓＦＥＴ　　のパターンを描画する場合を
１９１として本発明の実施例を第１図〜第６図の工程順
図に従って説明する。
１ず、第１図のように、Ｓ工基板１上にポジ形電子ビー
ム露光用レジストのポリメチルメタクリレート（ＰＭＭ
Ａ　）２を０．５μｍの厚さに塗布した後、１７０°Ｃ
で３Ｑ分間プリベークを行なう。ついで、このＰＭＭＡ
２の上に、東京応化製の製品名０ＦＰＲｓｏＯで知られ
るノボラック型ポジ形ホトレジスト３を１μｍ塗布し、
８５℃で３０分間プリベークする。次に第２図のように
、ゲートパッド等の比較的大きな開ロバターン４を紫外
光露光し有機アルカリ系現像液、たとえば、東京応化製
の製品名ＮＭＤ−３で知られる専用現像液を用いて１分
間現像する。その後、第３図のように、このノボラック
型ポジ形しンスト３をマスクとして遠紫外光（波長２ｓ
ｏｎｍ　、　１７ｍＷ／Ｃ１１Ｉ）を５分間全面照射す
る。その結果、ゲート・づド部のＰＭＭＡ２がノボラッ
ク型ポジ形しンスト３の開ロバターン４の形状に露光さ
れる。次に、再び、専用現像液（ＮＭＩ）−３）中（で
浸して、ノボラ、り型ポジ形レジスト３を除去すると、
第４図のように、遠紫外光露光された開口用露光部５を
もつＰＭＭＡ２が露出する。なお、紫外光露光後のノボ
ラック型ポジ形レジスト３は、専用現（ｇ！ｉのＮＭＤ
−３に１０分以上浸せば容易に除去される。ついで、第
５図のように、ＰＭＭＡ２を６４μＣ／ａＩＩＩで開口
用露光部５に接する微細開口用露光部６を電子ビーム露
光した後、メチルイソブチルケトン（ＭＩＢＫ）で４分
間現像を行ない、第６図のように、ゲートバンド部およ
び微細パターンの開ロアを有する所定の回路パターンを
得ることができる。
発明の効果 本発明により、紫外光露光と電子ビーム露光とを併用す
ることにより、高い生産性でサブミクロンの微細パター
ンを形成することが可能である。
【図面の簡単な説明】
第１図〜第６図は、本発明の詳細な説明するだめの工程
順図である。 １　・・・８１基板、２・・・・・・ポジ形電子ピーム
レジス）（ＰＭＭＡ）、３　　・・・ノボラック型ポジ
形ホトレジスト、４・・・・・・開ロバターン、５，６
・・・・・・開口用露光部、７・・・・・開口。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
１ｒＡ 第２図

Claims (1)

    【特許請求の範囲】
  1. 基板上に、第１のポジ形レジストを形成し、その上に第
    ２のポジ形ホトレジストを形成する工程、前記第２のポ
    ジ形ホトレジストを紫外光露光し、現像する工程、前記
    第２のポジ形ホトレジストの現像パターンをマスクとし
    て全面遠紫外光露光する工程、前記第２のポジ形ホトレ
    ジストの現像パターンを除去する工程、および前記第１
    のポジ形レジストを電子ビーム露光し、現像する工程を
    そなえたパターン形成方法。
JP59226361A 1984-10-26 1984-10-26 パタ−ン形成方法 Granted JPS61102739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59226361A JPS61102739A (ja) 1984-10-26 1984-10-26 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59226361A JPS61102739A (ja) 1984-10-26 1984-10-26 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS61102739A true JPS61102739A (ja) 1986-05-21
JPH0471331B2 JPH0471331B2 (ja) 1992-11-13

Family

ID=16843942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59226361A Granted JPS61102739A (ja) 1984-10-26 1984-10-26 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61102739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373518A (ja) * 1986-09-16 1988-04-04 Matsushita Electronics Corp パタ−ン形成方法
JPH01191416A (ja) * 1988-01-27 1989-08-01 Nec Corp パターン形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145125A (ja) * 1982-02-24 1983-08-29 Nec Corp レジスト・マスクの形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145125A (ja) * 1982-02-24 1983-08-29 Nec Corp レジスト・マスクの形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373518A (ja) * 1986-09-16 1988-04-04 Matsushita Electronics Corp パタ−ン形成方法
JPH01191416A (ja) * 1988-01-27 1989-08-01 Nec Corp パターン形成方法

Also Published As

Publication number Publication date
JPH0471331B2 (ja) 1992-11-13

Similar Documents

Publication Publication Date Title
JP2565119B2 (ja) パターン形成方法
JPS6191948A (ja) 半導体装置の製造方法
JPH0471331B2 (ja)
JPH07325382A (ja) 位相シフトマスクの製造方法
JPH0670954B2 (ja) 半導体装置の製造方法
JPH0544169B2 (ja)
JPH07199483A (ja) レジストパターンの形成方法
JPS62105423A (ja) ネガ型レジストパタ−ンの形成方法
JPS58219738A (ja) 半導体装置の製造方法
JPS5950053B2 (ja) 写真蝕刻方法
JPH01126606A (ja) 回折格子の製造方法
JPS61177720A (ja) レジストパタ−ンの形成方法
JPH06349728A (ja) レジストパターンの形成方法
JP2831774B2 (ja) 半導体装置の製造方法
JPH02231705A (ja) 現像法
JPS60123842A (ja) ホトマスクの製造方法
JPS5892223A (ja) レジストパタ−ン形成方法
JPS599924A (ja) 局所的グレ−テイング作製方法
JPS5848919A (ja) 半導体装置の製造方法
JPH06349724A (ja) 半導体装置の製造方法
JPH0936011A (ja) パターン形成方法
JPS61189503A (ja) 回折格子の製造方法
JPS6097625A (ja) パタ−ン形成方法
JPH08203821A (ja) パターン形成方法
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法