JPH02210903A - トランスコンダクタンス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、集積回路（ＩＣ）に構成するＡＣ結合を低
容量で実現するトランスコンダクタンス回路に関する。

（従来の技術） 近年、電子回路の実装密度向上とコスト低減の競争は激
烈であり、ＩＣの大規模化とＩＣ周辺部品のＩＣへの内
蔵化が急速に進んできている。

オーディオ信号を扱うＩＣの場合、回路のオフセット電
圧はダイナミックレンジの低下やひずみの悪化など諸特
性を悪化させる要因となるため図フセット除去用に第３
図（ａ・）に示すようなＡＣ結合回路がいくつか用いら
れる。

即ち、第３図（ａ）において、３１はＩＣを示し、３２
は１つのＡＣ結合回路の入力端子を、３３は同回路の出
力端子を示す、　３４．３５はＩＣ３１の外部端子を示
し、外付はキャパシタＣ２１を接続する。入力端子３２
からの信号は、前記キャパシタＣ２１を介してバッファ
アンプＡＭ１の入力端子に導かれる。

バッファアンプＡＭ１の入力端子には、抵抗Ｒ２１の一
端を接続する。この抵抗Ｒ２１の他端には、電圧源Ｅ１
の供給する所定電圧が掛かっている。

バッファアンプＡＭＩからの出力信号は、ＡＣ結合の出
力端子３３に導出する。

この回路のＡＣ電圧特性は容量Ｃ２１と抵抗Ｒ２１で決
まる時定数のバイパス特性を示し、その伝達関数Ｈ（ｓ
）とカットオフ周波数ｆｃは次式の様に表わすことがで
きる。

り好ましくない。この点を考慮してＲ２＋の値として、
例えば３０ＫＨｚを選ぶ。この時、キャパシタＣ２１の
値は、 ｆｃ−２Ｈｚとして、 ｆＣ＝’２−□、□下　　　　　・・・・・・（２）但
し、Ｓはラプラス演算子、Ｃ２１，Ｒ２ｔはそれぞれの
定数を示す。

１−１ｉ　Ｆｉオーディオ信号としては信号処理全体と
して２０Ｈｚ以上の帯域を持つ必要があり、このために
は−段あたりおよそ２Ｈｚ以下のカットオフ周波数であ
ることが要求される。

カットオフ周波数を下げるためには、Ｒ２１か０２１を
大きくすることが考えられる。Ｃ２１は精度の良い電解
コンデンサを用いるため、できるだけ小ざい方が好まし
い。そこで、抵抗Ｒ２１によってカットオフ周波数を下
げる。しかし、抵抗Ｒ２１の値を大きくづると、バッフ
７アンプの入力電流とＲ２１によって発生するオフセッ
ト電圧が太きくなであり、やや高価な電解コンデンサを
使わなければならない。大規模なオーディオ信号処理Ｉ
ＣではこのようなＡＣ結合が何ケ所かあるのが普通であ
り、ステレオＩＣではさらにそのイ８だ（プあるため安
価なセラミックコンデンサと比較するとかなりのコスト
高になってしまう。

また、第３図（ａ）のようなＡＣ結合には、ＩＣの外部
端子として２ビンを必要とする。これは大規模なステレ
オＩＣではＡＣ結合だけでかなりのビン数を使ってしま
い、ＩＣのコスト高や、ビン数の制約によりＩＣとして
の機能を制限することになったりする。

このため、ＤＣフィードバック法と称し、バッファアン
プにおける入力端子でのＤＣ電圧を補償する回路がある
。

第３図（ｂ）は、ＤＣフィードバック法により、出ツノ
信号の直流レベルを補償し、ＡＣ結合回路と同等の効果
を得ようとしたものである。第３図（ｂ）において、第
３図（ａ）と共通の要素には同一の符号を付す。入力端
子３２とバッファアンプＡＭ１の入力端子との間に接続
した抵抗Ｒｈは、レベルシフト用の抵抗である。この抵
抗Ｒｈにトランスコンダクタンス回路（以下ｇｍ回路と
称する）ＴＩ　、Ｔ２から成る補償用フィードバック系
からの電流ｉＴを流すことで、ＤＣレベルを補償する。

上記フィードバック系は、バッフ７アンプＡＭ１に対し
帰還ループを構成しており、このループにおける前段の
ｇｍｍ回路Ｔ２、バッファアンプＡＭ１からの出力信号
を非反転入力端子（＋）に導く。ｇｍｍ回路Ｔ２反転入
力端子（−）には、電圧源Ｅ２の供給する電圧Ｖｒｅ「
が印加される。

これにより、ｇｍｍ回路Ｔ２らは、出力信号と基準電圧
Ｖ　ｒｅｒとの誤差電圧が出力される。

ｇｍｍ回路Ｔ２らの誤差電圧は、外部端子３６を通して
キャパシタＣＩ２の一端に印加づる。キャパシタＣ１２
の他端は基準電位点に接続しである。これにより、ｑ１
回路Ｔ２からの誤差電圧は平滑されて次段ｇｍ回路Ｔ１
の反転入力端子（−）に入る。このｇ１回路Ｔ１の非反
転入力端子（＋）には、前記電圧源Ｅ２からの基準電圧
ｙｒｅｒを印加する。そして、ｇｍ回路Ｔ１の出力端子
からの信号は、前記抵抗Ｒｈとバッファアンプ八Ｍ１と
の接続点に導出する。

このような構成により、出力信号のＤＣレベルと基準電
圧ｙ　ｒｅｒとの誤差電圧に応じた補償電流ｉＴが抵抗
Ｒｈに流れて、出力信号におけるＤＣレベルを安定化す
る。これは直流のフィードバック制御となっているので
、帰還ループの直流利得が十分大きいと考えると結果的
に出力端子３３の直流電位はＶｒｅｆと等しくなる。

こうして、ＤＣフィードバック法によるＡＣ結合等価回
路は、外部端子を無くすことはできなくても、１つ減ら
して１個にすることができる。

ここで、このフィードバック系の伝達特性を計算する。

まず、ｇ１回路Ｔ２の入力電流を０としてＤＣ特性を計
口すると、 Ｖ　ＩＮ　＋　ｇｍｌ−Ｒ１１（Ｖｒｅｆ　−ｇｍ２−
ｒｏ１２（Ｖｏｕｔ　−Ｖｒｅｆ　）　）　−Ｖｏｕｔ
−（４）ここで、ｒｏ１２はｇｍ回路Ｔ２の出力インピ
ーダンスを、ＶＩＮは入ノＪＤＣ電圧、ｙｏｕｔは出力
ＤＣＭ　ＪＩ　、　ｃｉ　＋ｎｔ、　ｇ　ｍ２はそれぞ
れｇｍ回路ＴＩ　、　Ｔ２のｇｍ値を表わす。これをｖ
Ｏｕｔについて解くと、 Ｖｉｎ−Ｖ　０−（Ｊ　ｍ２ −９７゜×ｇ１・Ｒ１１＝υｏｕｔ ・・・（６） ・・・（７） と表わづことができる。但し、ｖＯはｇｍ回路Ｔ２の出
力電圧、Ｖｉｎ＝Ｖｉｎ　＋−Ｖｌｎ　　ｔ’ある。

（γ）式によれば、カットオフ周波数ｆｃがここで、例
えばα侃１と選んでおりばＡ〉〉コなので（５）式は、 Ｖ　ｏｕｔ　Ｑ’　Ｖ　ｒｅｒ と近似できる。このように出力端子３３の直流電位は基
準電位Ｖ　ｒｅｆと等しくなるように制御される。

次にこの回路のＡＣ特性Ｈ（ｓ）を計算すると、のバイ
パス特性を表わす。即ち、 島！・　１−　Ｃ２１・Ｒ２１・・・・・・（９〉ｇｉ
２　　Ｑ　ｌｌ１ｉ０Ｒｔｔ であれば第３図（ａ）の回路を全く等価であることを意
味づる。

このようにオーディオ信号のＡＣ結合回路として第３図
（ｂ）の回路はＩＣの使用ビンとしては１ビンだけで、
２ビン使った第３図（ａ）の回路と全く等しい機能が実
現できる。

一方、前述したようにコストの低減の目的で容量値低減
の要求が強くある。そこで、第３図（ｂ）の回路にて外
付は容に’ｔ　Ｃ１２の容Ｒを減らすことを考える。カ
ットオフ周波数が決められていると考えると、ＣＩ２の
容量値を減ら寸には（８）式より次の２つの方法がある
ことがわかる。

■　ｇｍｌ・Ｒｕを減らづ。

■　ｇｍ２を減らす。

しかし、■は制御可能な入力オフセットの範囲を狭める
ことになりあまり小さくできない（例えば最小で０．２
まで）。また、■はこの回路自身が持つオフセットが増
大し、その結果出力信号のオフセットを増大させてしま
うことになる。

そこで、個々の回路に材いて対策するのではな１く、ｇ
ｍ値の低いｇｍ回路を用いる、という方法がとられる。

この方法で、コンデンサＣ１２としてセラミックコンデ
ンサが使用可能な０．１μ「程度の容ｆｆｌで流むよう
な９ｍ値を計算してみる。例えば（８）式％式％ ｆｃ−２（Ｈｚ）としてｇｍ２の値を計算すると、ｇ　
ｍ２．２７ｒ−ＣＩ２°”　＝６．３μＳ　　・（１０
）ｇ＋１１・Ｒ１１ となり抵抗値で言えば１５９にΩもの大抵抗と４する。

このような低ｇｍを実現するトランスコンダクタンス回
路として一般に第４図のような回路が用いられる。先ず
第４図の構成を説明する。

第４図において、トランジスタＱ１１．Ｑ１２は差動増
幅器を成し、一方の入力端子１に１〜ランジスタＱｕの
ベースを接続し、他方の入力端子２にトランジスタＱＩ
２のベースを接続する。トランジスタＱ１ｔ、Ｑｔ２は
、エミッタ間に抵抗Ｒ１ｔ、Ｒ１２による直流回路を接
続すると共に、これら抵抗Ｒ１１゜Ｒ１２の接続点を電
流源Ｊ１１を介してＩＱ電位点に接続する。

トランジスタＱＨは、コレクタをトランジスタＱｚｓと
カレンタミラー回路を成ずトランジスタ０１Ｂのコレク
タに接続し、トランジスタＱ１２は、コレクタをトラン
ジスタ０１６とカレンｌルミラー回路を成す１−ランジ
スタＱ１４のコレクタに接続する。

これらカレントミラー回路の各入力側トランジスタＱ１
３．Ｑ１４は、エミッタと電圧源端子■ＣＣとの間にそ
れぞれ抵抗Ｒｔ３．Ｒｔ＋を接続し、出力側のトランジ
スタＱｔｓ、Ｑｔｅは、エミッタと電圧源端子Ｖｃｃと
の間にそれぞれ抵抗Ｒｔｓ、Ｒ１ｓを接続する。トラン
ジスタＱ１ｓ、Ｑｔｓのコレクタから出力する信号は、
カレントミラー回路Ｊ１２によってシングル形式に変換
され、トランジスタＱｔｓのコレクタより出力端子３へ
導゛出する。

尚、トランジスタＱ１３〜Ｑｔｓから成るカレントミラ
ー回路は、トランジスタＱ１ａとＱ１０のベース。

コレクタ間を互いに接続し、トランジスタＱ１３゜Ｑ＋
ｓ及びＱ１ヰ、Ｑ１６の各ベースを互いに接続しである
。

この回路で、　（１０）式のような低ｇｍ値を実現覆る
には、抵抗Ｒ１１，Ｒ１２の各抵抗値としてそれぞれ１
５９にΩ程度が必要である。しかし、この回路は、トラ
ンジスタ０１３〜Ｑｔｓから成るカレントミラー回路に
、ｎ：１（ｎは１より大きい実数）のミラー比を設定す
ることで、２つの抵抗Ｒ１１゜Ｒ１２の抵抗値を小さく
することができる。即ち。

上記ミラー比を達成するため、トランジスタＱ１５゜Ｑ
ｌｓに対するトランジスタＱ１３．Ｑ１４のエミッタ面
積係数をｎ倍に設定し、抵抗Ｒｔａ、　Ｒ１４：　Ｒ１
５゜Ｒ１６の抵抗比を１：ｎに設定する。これにより、
出力側トランジスタＱ１ｓ、Ｒ１ｓから出力する電流を
減じて、トランジスタＱ１１．Ｑ１２のｇｍ値を大きく
できる。つまり、抵抗Ｒ１１，ＲＩ２の抵抗値を小さく
できる訳である。例えば、ｎ＝５と１ればＲ１＋、Ｒｔ
２の値として３１．８にΩ程度まで減らすことができる
。

しかしながら、この場合だとＰＮＰＩ−ランジスタＱ１
３．Ｑｔ＋とじてエミッタ面積が５倍の大トランジスタ
が必要となり（一般にＮＰＮトランジスタはＮＰＮトラ
ンジスタに比べ、その素子面積がはるかに大きいため）
、チップ面積の増大を１ｉｌ（＜。

また、カレントミラー比が大ぎくなると２つのミラー比
の精度が低下し、この場合もオフセットに影響する。カ
レントミラー比の精度を上げるためにはＲ１３〜Ｒ１６
の両端電圧を上げる方法もあるが、このような回路では
、電流源Ｊ１３の電流値は微小電流なので、Ｒ１３〜Ｒ
ｔｓを著しく大抵抗値にしてしまい、これもチップ面積
を大きくなる。

（発明が解決しようとする課題） 以上述べたように、ＤＣフィードバック法によって信号
の直流電位を制御してＡＣ結合を実現する回路は、フィ
ードバック系に低ｇｍのトランスコンダクタンス回路を
用いる。この低ｑＩ１１回路は、従来、差動増幅トラン
ジスタの出力電流をカレントミラー回路によって１／ｎ
倍に低減することで実現し、差動増幅トランジスタのエ
ミッタ間に接続する抵抗の値を小さくし、大抵抗を用い
る場合のオフセット発生や、チップ面積を取ることを避
けようとするものであった。

しかし、上記目的に用いるカレントミラー回路は、１：
１の回路でなく、マルチエミッタ構造のトランジスタと
所定の比率の抵抗等で構成するため、カレントミラー比
を上げたり、比精度を高めようとすると、エミッタ面積
が増大すると共に、所定の抵抗値も大きくなるので、エ
ミッタ間抵抗を大きくしたのと同じ欠点を生じてしまう
。

この発明は上記欠点を除去し、チップ面積の増大やオフ
セットの発生を招くカレン１−ミラー回路によることな
く、低ｇｍ値を実現し、オーディオ信号用等価ＡＣ結合
に適したトランスコンダクタンス回路の提供を目的とす
る。

［発明の構成］ （１題を解決するための手段） この発明は、入力信号をベース間に入力し、エミッタ同
士を抵抗を介して接続した第１．第２の差動増幅トラン
ジスタと、これら差動増幅トランジスタのコレクタから
の信号電流を所定の比率弁に減じて出力する抵抗回路網
と、それぞれベースを基準電位点に接続し前記抵抗回路
網からの信号電流をエミッタよりコレクタに出力づる第
３゜第４トランジスタとを具備したことを特徴とする。

（作　用） このような構成によれば、抵抗回路網は、第１、第２差
動増幅トランジスタからの信＠電流を所定の比率に減じ
て出力側の第３．第４トランジスタに折り返す。従って
、本抵抗回路網は、従来のカレントミラー回路と等価と
なり、第１．第２差動増幅トランジスタにおけるエミッ
タ間抵抗の値が小さくても低９ｍを実現する。このよう
なＱＩ回路は１． １、　受素子数で実現できる。

２、　使用トランジスタは全て基本サイズで構成できる
。

３、　信号電流を減じて出力する抵抗回路網は、各抵抗
の絶対値には関係なく、全て同一抵抗の比のみで決まる
ため大きな抵抗を使う必要もなく、発生するオフセット
も小さい。

どいつた利点を有し、ＤＣフィードバック法によるＡＣ
結合等価回路において、外付はキ１１バシタの容量を小
さくすることができる。

（実施例） 以下、この発明を図示の実施例によって詳細に説明する
。

第１図はこの発明に係るトランスコンダクタンス回路の
一実施例を示づ回路図である。

第１図の回路において、トランジスタＱ１と０２は差動
増幅器を成し、一方の差動入力信号■ｉｎ＋は、入力端
子１を介してトランジスタＱ１のベースに加わり、他方
の差動入力信号Ｖｉｎ−は入力端子２を介してトランジ
スタＱ２のベースに加わる。トランジスタＱ１のエミッ
タとＱ２のエミッタ間には、抵抗Ｒ１７とＲ１８の直列
回路を接続し、この直列回路の接続点は、２１ｏの電流
を供給する電流源Ｊ１を介してＵ準電位点に接続する。

Ｑ３　、Ｑ４は、シングル変換用の出力トランジスタで
あり、ベースを共通に接続し、各コレクタをカレントミ
ラー回路Ｊ２を介して基準電位点に接続する。出力信号
は、トランジスタＱ４のコレクタより出力端子３に導出
する。共通ベース接続点には電圧源Ｅ１からのバイアス
電圧が印加されてるいる。

また、トランジスタＱ３は、エミッタを抵抗Ｒ２２及び
Ｑ１９からなる直列接続を介して、トランジスタＱ牛は
、エミッタを抵抗Ｒ２Ｂ、Ｒ２ｏからなる直列接続を介
して、それぞれ電流源Ｊ３の出力端子に接続する。これ
らの抵抗Ｒ１９及びＲ２２の接続点には、前記トランジ
スタＱ１のコレクタを接続し、抵抗Ｒ２０及びＲ２３の
接続点には、トランジスタＱ２のコレクタを接続する。

尚、電流＋１１Ｊ３の入力端子は電圧源端子ＶＣＣに接
続する。電流源Ｊ３の供給する電流値は２Ｉ＾である。

以上の構成から成るｇｍ回路は、トランジスタＱ＋　、
Ｑ２のコレクタからの信号電流Δ１が所定電流分流化分
に減じられた電流を、抵抗Ｒ２２及びＲ２３を通してト
ランジスタ０３及びＱ４のエミッタに導く。つまり、抵
抗Ｒ１９〜Ｒ２３から成る抵抗回路網は、トランジスタ
Ｑ１．Ｑ２からのコレクタ電流の電流分流器（以下カレ
ントデバイダと貯ぶ）として動作する。出力段トランジ
スタＱ３゜Ｑ４のバイアスは電流源Ｊ３からのバイアス
電流２１Ａ　（ＩＡ、＞　ＩＯ）で与えられており、Ｉ
ＡｌｏがＱ３とＱ４のバイアス電流値となる。

トランジスタＧｈ　、Ｑ２からの信号電流ΔＩを減じる
比率は、それぞれ抵抗Ｒ１９とＲ２２の抵抗比率、抵抗
２ｏとＲ２３の抵抗比率で決まる。ここで、抵抗Ｒ１９
，Ｒ２０の抵抗値をＲｔ、抵抗Ｒ２２，［＜２３の抵抗
値をＲ２とすると、トランジスタＱＩＱ２のコレクタ出
力電流ΔＩが抵抗Ｒ１９を流れ、これにより発生づる電
圧Ｒ１・ΔＩは抵抗Ｒ１とＲ２の全体にかかることにな
るため、結局Ｑ３゜Ｑ４のコレクタから取り出される信
号 の部分がカレントデバイダの役割を果たしていることが
わかる。

次に、この動作を第１図を用いて詳しく説明づる。入力
信号は、端子１の■ｉｎ＋と端子２のＶｉｎ−により入
力差電圧として△■の電圧がかかっており、これによる
信号電流をΔＩとする。また、この信号電流時に抵抗Ｒ
１９に流れる電流をＩＡ＋ＩＺ、抵抗Ｒ２０に流れる電
流をＩＡ　−ＩＺ　。

抵抗Ｒ２２に流れる電流を■ｙ、抵抗Ｒ２３に流れる電
流を（Ｘとする。ここでＱ＋　、Ｑ２のコレクタ点にお
ける節点方程式を立てると次式のようになる。

ＩＡ＋ＩＺ＝ＩＯ＋ΔＩ　−１−Ｉ　Ｖ　　　　　　−
（１１）ＩＡ−ＩＺ＝Ｉｏ−ΔＩ　＋ｌ　ａ　　　　−
（１２）（ＩＡ　＋　ｌｚ　　）・Ｒｔ　　＋　ＩＶ−
Ｒ２＝（ＩＡ−ＩＺ）・Ｒ＋＋Ｉａ−Ｒ２・＝（１３）
ただし、（１３）式はトランジスタＱ３とＱ４のエミッ
タ電位が等しいことが前提になっている。これはＲｔＪ
３よびＲ２の両端電圧の和がある程度大きければ（例え
ば１■程度）成り立つ。

次に（１１）〜（１３）式を連立して解くと次式のＪ：
うになる。

出力端子３で得られる出力電流（ｏｕｔは、ベース電流
を微小であるとして無視して考えるととなる。一方この
ようなカレントデバイダがない場合、即ち例えば第４図
の従来回路においてｎ＝１（カレントミラー比１：１）
の場合、１０ｕｔ＝２”ΔＩ　　　　　　　　　　　・
・−・−（１８）となるので本提案のカレントデバイダ
を用いればこのように、第１図に示す本発明の実施例で
は簡単な手段で第４図の従来例に示したようなトランス
コンダクタンス低減効果が得られ、しかも従来例のよう
に大きなサイズのＰＮＰトランジスタを用いる必要がな
いためＩＣ化した場合のチップ内での専有面積も小さく
て流む。またＩＣのパターンに要求される素子精度につ
いても、この回路に要求されるのはｇｍの絶対値粘度で
はなく素子の比精度に依存して発生するオフレットであ
るため、抵抗ＲＩ９とＲ２０の抵抗比（１：１）精度及
び抵抗Ｒ２２とＲ２３の抵抗比粘度が良くとれていれば
オフセットは小さいということになる。これら１氏抗Ｒ
Ｉ９〜Ｒ２３は、ＩＣ内で近傍に形成づるため、上記比
精度は容易に高めることができる。

次に他の実施例を説明する。

第２図はこの発明の他の実施例を示す回路図である。こ
の実施例は、第１図のバイアス電流源２ＩＡを除いたも
のであるが、ＩＡの値そのものはｇｍ値には無関係であ
り、この電流値の精度はそれほど必要としないため、バ
イアス電流も電圧源Ｅ１とトランジスタＱ３　、Ｑ４と
抵抗Ｒｔ　、　Ｒ２で状体るようにして、素子数の削減
をはかったちのＣある。このように第２図の実施例、で
は、第４図の従来例と全く等価な機能を実現でき、しか
も素子数を従来例よりも少なくすることができる。

［発明の効果］ 以上、述べてきたようにこの発明のトランスコンダクタ
ンス回路は、従来のトランスコンダクタンス回路に比ベ
ミラー比の大きなカレントミラー回路を用いることなく
、簡単な回路構成でＱｌ値の低減を実現できる。従って
、大きなサイズのトランジスタを用いることなく粘度良
い回路が得られ、チップ上での専有面積を低減できるほ
か、オフセットが小さいという利点もあるため、特にＩ
Ｃ内でＡ−ディオ信ＳうのＡＣ結合を行なう際のＤＣＣ
フィードバラ回路に用いるトランスコンダクタンス回路
どして利用価値が高い。

【図面の簡単な説明】

第１図はこの発明に係るトランスコンダクタンス回路の
一実施例を示づ゛回路図、第２図はこの発明の他の実施
例を示１回路図、第３図はこの発明のトランスコンダク
タンス回路を利用づ−ることができるＤＣフィードバッ
ク法によるＡＣ結合回路を説明する説明図、第４図は従
来のトランスコンダクタンス回路を示す回路図である。 Ｑｌ・・・第１差動増幅トランジスタ、Ｑ２・・・第２
差動増幅トランジスタ、Ｑ３・・・第３トランジスタ、
Ｑ４・・・第４トランジスタ、ＲＩ９〜Ｒ２３・・・抵
抗回路網。 第２図 Ｖｃｃ （ｂ） 第３図

Claims (1)

1. 【特許請求の範囲】 入力信号をベース間に入力し、エミッタ同士を抵抗を介
   して接続した第１、第２の差動増幅トランジスタと、 これら差動増幅トランジスタのコレクタからの信号電流
   を所定の比率分に減じて出力する抵抗回路網と、 それぞれベースを基準電位点に接続し前記抵抗回路網か
   らの信号電流をエミッタよりコレクタに導出する第３、
   第４トランジスタとを具備したことを特徴とするトラン
   スコンダクタンス回路。