JPH0221135B2 - - Google Patents
Info
- Publication number
- JPH0221135B2 JPH0221135B2 JP56212295A JP21229581A JPH0221135B2 JP H0221135 B2 JPH0221135 B2 JP H0221135B2 JP 56212295 A JP56212295 A JP 56212295A JP 21229581 A JP21229581 A JP 21229581A JP H0221135 B2 JPH0221135 B2 JP H0221135B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gaas
- eutectic alloy
- compound semiconductor
- preform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
Landscapes
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、例えばGaAsのような化合物半導体
装置の製造方法に関するものである。以下、この
種の半導体装置の一例として、GaAsシヨツトキ
バリヤ型電界効果トランジスタ（GaAs MES
FET）の場合について説明する。GaAs MES
FETは、絶縁性GaAs（CrドーブGaAs）を基板と
し、この基板上にエピタキシヤル成長したGaAs
動作層上にゲート、ソース、ドレイン電極を形成
する。トランジスタとしての機能は、すべてこれ
ら動作層上に形成された電極によつてとり行なわ
れ、その厚みはエピタキシヤル層も含めせいぜい
１ミクロン以下である。この様なプレナー型の半
導体装置を所定のパツケージ又はチツプキヤリヤ
等に固定するには、通常半田を用いる。Si半導体
装置の場合には、パツケージのダイボンドする面
に金メツキ等を施し、Au・Si共晶合金を半田に
用いて固定する。
装置の製造方法に関するものである。以下、この
種の半導体装置の一例として、GaAsシヨツトキ
バリヤ型電界効果トランジスタ（GaAs MES
FET）の場合について説明する。GaAs MES
FETは、絶縁性GaAs（CrドーブGaAs）を基板と
し、この基板上にエピタキシヤル成長したGaAs
動作層上にゲート、ソース、ドレイン電極を形成
する。トランジスタとしての機能は、すべてこれ
ら動作層上に形成された電極によつてとり行なわ
れ、その厚みはエピタキシヤル層も含めせいぜい
１ミクロン以下である。この様なプレナー型の半
導体装置を所定のパツケージ又はチツプキヤリヤ
等に固定するには、通常半田を用いる。Si半導体
装置の場合には、パツケージのダイボンドする面
に金メツキ等を施し、Au・Si共晶合金を半田に
用いて固定する。
ところが、GaAs及びその他の化合物半導体の
場合は、Au・Ge，Au・Sn等の共晶合金の半田
を用いるのが一般的である。そこで、素子の裏面
はCr／Au等の多層金属膜を蒸着法等で形成し、
上記共晶合金のプリフオームを用いてダイボンド
していた。当然のことながら、ダイボンドが正し
く行われるか否かは、素子の信頼性を左右する重
要なことである。ところが従来は、素子裏面の最
上表面に金薄膜を形成し、半田との濡れを良くす
る様にしていたので、金蒸着工程から実際にダイ
ボンドする工程の間で汚染される場合がしばしば
有つて、ダイボンドがうまく行かない場合があつ
た。特に素子がペレツト状になつてから洗浄する
ことは、非常に困難である。この発明はこの様な
欠点を除去したもので、プリフオームとの濡れ性
の良好な電極を形成してダイボンドする化合物半
導体装置の製造方法を提供するものである。つま
り、半導体基板の裏面に、Au・Ge又はAu・Sn
の共晶合金半田と同一組成の共晶合金膜を、その
膜がボールアツプ現象をおこす温度より低い温度
に保つて蒸着法又はスパツタ法で形成し、その後
上記ボールアツプ現象のおこる温度以上の温度で
の熱処理をしないで裏面電極とし、形成した上記
裏面電極と同一組成のプリフオームを用いて支持
体に固定することを特徴とするものである。なお
上記のボールアツプ現象とは共晶合金膜が熱処理
によりその表面がでこぼこになることをいう。そ
の厚みは0.1〜1.0μmが適当である。薄すぎるとプ
リフオームとの濡れ性がかえつて悪くなり、1μm
以上では効果はほとんど変わらず、かえつて、ダ
イス分割時に裏面がつながる場合がある。ところ
で、GaAsなどの化合物半導体基板にAu・Ge，
Au・Snを主体とする金属膜を形成することは、
オーミツクコンタクトをとる方法として公知であ
るが、この発明はオーミツクコンタクトをとるた
めに必要とされる熱処理を含まない点に特徴があ
る。つまり、上記公知技術は、良好なるオーミツ
クコンタクトが形成できる最適合金組成膜を形成
して、350℃以上の高温でGaAsと合金化させる
ものである。この場合、熱処理後の金属膜面は、
ボールアツプ現象つまりでこぼこになる。この公
知技術を裏面電極の形成に採用すると、次のよう
な不都合がある。(a)：350℃以上の熱処理では、
GaAsデバイスはほとんど熱劣化する。これは通
常、デバイス製作前の工程でオーミツクコンタク
トを形成するからである。(b)：GaAsと合金化し
たAu・Ge又はAu・Snは複雑な四元合金となつ
ており、プリフオームとの濡れ性が悪い。これ
は、表面にGaが偏析するためと考えられている。
(c)：裏面がでこぼこになつているので、平面にダ
イスを置いたとき傾く。つまり、ダイスの表面観
察時、ダイボンド時にハンドリングしにくい。
(d)：合金組成がAu・Ge共晶合金またはAu・Sn
共晶合金とは限らない。これらの理由で、本発明
はAu・GeまたはAu・Snの蒸着膜をそのまゝ、
又は、その軟化点よりも低い温度で接着強度改善
を目的とする熱処理した膜を裏面電極として、そ
の裏面電極と同一組成のプリフオームで支持体に
固定する点に特徴がある。
場合は、Au・Ge，Au・Sn等の共晶合金の半田
を用いるのが一般的である。そこで、素子の裏面
はCr／Au等の多層金属膜を蒸着法等で形成し、
上記共晶合金のプリフオームを用いてダイボンド
していた。当然のことながら、ダイボンドが正し
く行われるか否かは、素子の信頼性を左右する重
要なことである。ところが従来は、素子裏面の最
上表面に金薄膜を形成し、半田との濡れを良くす
る様にしていたので、金蒸着工程から実際にダイ
ボンドする工程の間で汚染される場合がしばしば
有つて、ダイボンドがうまく行かない場合があつ
た。特に素子がペレツト状になつてから洗浄する
ことは、非常に困難である。この発明はこの様な
欠点を除去したもので、プリフオームとの濡れ性
の良好な電極を形成してダイボンドする化合物半
導体装置の製造方法を提供するものである。つま
り、半導体基板の裏面に、Au・Ge又はAu・Sn
の共晶合金半田と同一組成の共晶合金膜を、その
膜がボールアツプ現象をおこす温度より低い温度
に保つて蒸着法又はスパツタ法で形成し、その後
上記ボールアツプ現象のおこる温度以上の温度で
の熱処理をしないで裏面電極とし、形成した上記
裏面電極と同一組成のプリフオームを用いて支持
体に固定することを特徴とするものである。なお
上記のボールアツプ現象とは共晶合金膜が熱処理
によりその表面がでこぼこになることをいう。そ
の厚みは0.1〜1.0μmが適当である。薄すぎるとプ
リフオームとの濡れ性がかえつて悪くなり、1μm
以上では効果はほとんど変わらず、かえつて、ダ
イス分割時に裏面がつながる場合がある。ところ
で、GaAsなどの化合物半導体基板にAu・Ge，
Au・Snを主体とする金属膜を形成することは、
オーミツクコンタクトをとる方法として公知であ
るが、この発明はオーミツクコンタクトをとるた
めに必要とされる熱処理を含まない点に特徴があ
る。つまり、上記公知技術は、良好なるオーミツ
クコンタクトが形成できる最適合金組成膜を形成
して、350℃以上の高温でGaAsと合金化させる
ものである。この場合、熱処理後の金属膜面は、
ボールアツプ現象つまりでこぼこになる。この公
知技術を裏面電極の形成に採用すると、次のよう
な不都合がある。(a)：350℃以上の熱処理では、
GaAsデバイスはほとんど熱劣化する。これは通
常、デバイス製作前の工程でオーミツクコンタク
トを形成するからである。(b)：GaAsと合金化し
たAu・Ge又はAu・Snは複雑な四元合金となつ
ており、プリフオームとの濡れ性が悪い。これ
は、表面にGaが偏析するためと考えられている。
(c)：裏面がでこぼこになつているので、平面にダ
イスを置いたとき傾く。つまり、ダイスの表面観
察時、ダイボンド時にハンドリングしにくい。
(d)：合金組成がAu・Ge共晶合金またはAu・Sn
共晶合金とは限らない。これらの理由で、本発明
はAu・GeまたはAu・Snの蒸着膜をそのまゝ、
又は、その軟化点よりも低い温度で接着強度改善
を目的とする熱処理した膜を裏面電極として、そ
の裏面電極と同一組成のプリフオームで支持体に
固定する点に特徴がある。
このようにして形成した裏面電極は、従来のよ
うな金蒸着膜であればその表面が汚染された場合
にプリフオームとの濡れが悪かつたのにくらべ、
プリフオームと同一組成の蒸着膜であるので、一
旦とけあつて、プリフオームとよくなじむという
効果もある。したがつて、表面が少しぐらい汚れ
ていても、影響はほとんど無い。
うな金蒸着膜であればその表面が汚染された場合
にプリフオームとの濡れが悪かつたのにくらべ、
プリフオームと同一組成の蒸着膜であるので、一
旦とけあつて、プリフオームとよくなじむという
効果もある。したがつて、表面が少しぐらい汚れ
ていても、影響はほとんど無い。
以上、GaAs MES FETの裏面電極形成につ
いて説明してきたが、半導体装置として上記に限
定されるものではなく、この発明はGaAs以外の
他の−族化合物半導体の裏面電極形成に適用
できる。
いて説明してきたが、半導体装置として上記に限
定されるものではなく、この発明はGaAs以外の
他の−族化合物半導体の裏面電極形成に適用
できる。
Claims (1)
- 【特許請求の範囲】 １ 化合物半導体装置をAu・Ge、またはAu・
Sn共晶合金を半田に用いて支持体に固定する際、
上記固定に用いる半田と同一組成の共晶合金膜
を、該共晶合金膜がボールアツプをおこす温度以
下で上記化合物半導体装置基板に形成し、該共晶
合金膜をそれと同一組成のプリフオームを用いて
支持体に固定することを特徴とする化合物半導体
装置の製造方法。 ２ 化合物半導体の基板はGaAsであることを特
徴とする特許請求の範囲第１項記載の化合物半導
体装置の製造方法。 ３ 共晶合金膜の厚みが0.1〜1.0μmであることを
特徴とする特許請求の範囲第１項記載の化合物半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212295A JPS58112337A (ja) | 1981-12-25 | 1981-12-25 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212295A JPS58112337A (ja) | 1981-12-25 | 1981-12-25 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112337A JPS58112337A (ja) | 1983-07-04 |
| JPH0221135B2 true JPH0221135B2 (ja) | 1990-05-11 |
Family
ID=16620211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212295A Granted JPS58112337A (ja) | 1981-12-25 | 1981-12-25 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112337A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533178B2 (ja) * | 1973-05-28 | 1980-08-29 | ||
| JPS5530834A (en) * | 1978-08-25 | 1980-03-04 | Nec Corp | Method of forming ohmic contact in semiconductor pellet |
-
1981
- 1981-12-25 JP JP56212295A patent/JPS58112337A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58112337A (ja) | 1983-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0253691B1 (en) | Silicon die bonding process | |
| JP3559432B2 (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| JP2984068B2 (ja) | 半導体装置の製造方法 | |
| US5378926A (en) | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes | |
| US3657611A (en) | A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal | |
| JP3787366B2 (ja) | 背面を金属化した半導体及びその製造方法 | |
| JPH0722435A (ja) | 半導体装置およびその製造方法 | |
| JP3971456B2 (ja) | 装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法 | |
| US6376910B1 (en) | Solder-on back metal for semiconductor die | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| US3942244A (en) | Semiconductor element | |
| JPH0221135B2 (ja) | ||
| JPS6337497B2 (ja) | ||
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPS6016463A (ja) | オ−ム性電極 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| KR960011854B1 (ko) | 다이 본딩 공정 방법 | |
| JPS63202031A (ja) | 半導体装置 | |
| JPS61141155A (ja) | はんだ下地電極 | |
| JPS6139581A (ja) | 半導体装置 | |
| JPH01187935A (ja) | 半導体装置 | |
| JPS61121435A (ja) | 半導体装置の製造方法 |