JPH02213181A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JPH02213181A JPH02213181A JP1033941A JP3394189A JPH02213181A JP H02213181 A JPH02213181 A JP H02213181A JP 1033941 A JP1033941 A JP 1033941A JP 3394189 A JP3394189 A JP 3394189A JP H02213181 A JPH02213181 A JP H02213181A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type
- semiconductor laser
- cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、検モード制御した半導体レーザに係り、特に
屈折率ガイドを再現性よく実現できる半導体レーザの構
造とその製造方法に関する。
屈折率ガイドを再現性よく実現できる半導体レーザの構
造とその製造方法に関する。
従来の技術
従来、半導体レーザとしては（ム１Ｇａ）ムＳ系半導体
レーザが知られている。この（ム７Ｈａ）ＡＳ系半導体
レーザでは、内部狭窄チャンネルストライプ構造が低し
きい値化、横モード制御を実現するのに有効であるとさ
れている。
レーザが知られている。この（ム７Ｈａ）ＡＳ系半導体
レーザでは、内部狭窄チャンネルストライプ構造が低し
きい値化、横モード制御を実現するのに有効であるとさ
れている。
１、発明の名称
半導体レーザおよびその製造方法
２、特許請求の範囲
（１） 第１導電型ＧＩＬＡＳ基板上に、（ムＡＧ４
）ムＳ層を活性層とし、この活性層を組成比の異なる第
１導電型（ＡｌＧ＆）ムＳクラッド層および第２導電型
（ムｌ Ｇａ ）ムＳ第−クラッド層で挾んだダブルへ
テロ構造を有し、前記活性層の上側に第２導電型（ムＪ
Ｘ Ｇ ！Ｌ Ｉ ｎ ） Ｐ酸化防止層と第１導電
３、型（ムｌｙ Ｄａ Ｘ ｎ ） Ｐ内部電流狭窄層
を有する（ここで、Ｏ≦ｘ＜ｙ≦０．６）ことを特徴と
する半導体レーザ。
）ムＳ層を活性層とし、この活性層を組成比の異なる第
１導電型（ＡｌＧ＆）ムＳクラッド層および第２導電型
（ムｌ Ｇａ ）ムＳ第−クラッド層で挾んだダブルへ
テロ構造を有し、前記活性層の上側に第２導電型（ムＪ
Ｘ Ｇ ！Ｌ Ｉ ｎ ） Ｐ酸化防止層と第１導電
３、型（ムｌｙ Ｄａ Ｘ ｎ ） Ｐ内部電流狭窄層
を有する（ここで、Ｏ≦ｘ＜ｙ≦０．６）ことを特徴と
する半導体レーザ。
（２）第１導電型Ｇａ Ａｓ基板上に、（ム７ＪＧａ
）ムＳ層を活性層とし、該活性層を組成比の異なる第１
導電型（ＡＪＧ＆）ムＳクラッド層および第２導電型（
ＡｌＯ＆）ムＳ第−クラッド層で挾んだダブルへテロ構
造と第２導電型（ムＩ！ｘＧａ Ｉｎ ） Ｐ酸化防止
層、第１導電型（五ｌｙＧ＆ Ｉｎ ） Ｐ内部電流狭
窄層を順次形成する（ここで、 第３図は従来例による内部狭窄チャンネルストライプ構
造の（ムＪＧ＆）ム８系半導体レーザの断面図である。
）ムＳ層を活性層とし、該活性層を組成比の異なる第１
導電型（ＡＪＧ＆）ムＳクラッド層および第２導電型（
ＡｌＯ＆）ムＳ第−クラッド層で挾んだダブルへテロ構
造と第２導電型（ムＩ！ｘＧａ Ｉｎ ） Ｐ酸化防止
層、第１導電型（五ｌｙＧ＆ Ｉｎ ） Ｐ内部電流狭
窄層を順次形成する（ここで、 第３図は従来例による内部狭窄チャンネルストライプ構
造の（ムＪＧ＆）ム８系半導体レーザの断面図である。
図において、１はｎ型Ｇａ Ａｓ基板であり、この上に
第１回目の成長により下側クラッド層としてｎ聖人ｌ
ｚ’ Ｇ ａ １ ｚ’ムＳクラッド層２、活性層とし
てｐ型ムｐ 、Ｊ Ｇａ 、 −、／ムＳ層３、上側ク
ラッド層の一部分を構成するｐ型ムＪ Ｘ’ Ｇ ＩＬ
１− Ｘ’ Ａ ｓ第一クラッド層４及び電流狭窄層
としてｎ型ＧａＡｓ層６を例えば液相エピタキシャル成
長法（ＬＰＫ法）で順次積層する。次にｐ型ムｌＸ’Ｇ
’１−ＸムＳ第−クラッド層４の厚みを光閉じ込め機能
を持たないような膜厚、例えば０．３μｍ程度残して、
ｎ型ＧａムＳ層６上からストライプ状にエッチオフして
溝６を形成する。
第１回目の成長により下側クラッド層としてｎ聖人ｌ
ｚ’ Ｇ ａ １ ｚ’ムＳクラッド層２、活性層とし
てｐ型ムｐ 、Ｊ Ｇａ 、 −、／ムＳ層３、上側ク
ラッド層の一部分を構成するｐ型ムＪ Ｘ’ Ｇ ＩＬ
１− Ｘ’ Ａ ｓ第一クラッド層４及び電流狭窄層
としてｎ型ＧａＡｓ層６を例えば液相エピタキシャル成
長法（ＬＰＫ法）で順次積層する。次にｐ型ムｌＸ’Ｇ
’１−ＸムＳ第−クラッド層４の厚みを光閉じ込め機能
を持たないような膜厚、例えば０．３μｍ程度残して、
ｎ型ＧａムＳ層６上からストライプ状にエッチオフして
溝６を形成する。
次に、２回目の成長により、溝６を覆って上部クラッド
層を構成するｐ型ムｌｚＧ！Ｌ 、−ｚムＳ第二クラッ
ド層７．コンタクト層としてｐ型Ｇａ Ａｓコンタクト
Ｎ８を有機金属気相成長法（ＭＯＶＰＩＥ法）で順次積
層する。
層を構成するｐ型ムｌｚＧ！Ｌ 、−ｚムＳ第二クラッ
ド層７．コンタクト層としてｐ型Ｇａ Ａｓコンタクト
Ｎ８を有機金属気相成長法（ＭＯＶＰＩＥ法）で順次積
層する。
以上のように形成された積層構造のｐ、ｎ側にそれぞれ
電極を被着し、半導体レーザが構成される。
電極を被着し、半導体レーザが構成される。
発明が解決しようとする課題
しかしながら、このような構造では、ｐ型ムＪｘ’Ｇａ
、−、’Ａｓ 第一クラッド層４をエッチオフする際、
極めて薄い層を残すようにエツチング制御しなければな
らず、残った層の膜厚のノくラツキが大きく、半導体レ
ーザ特性の再現性が乏しいという問題があった。
、−、’Ａｓ 第一クラッド層４をエッチオフする際、
極めて薄い層を残すようにエツチング制御しなければな
らず、残った層の膜厚のノくラツキが大きく、半導体レ
ーザ特性の再現性が乏しいという問題があった。
また、一般に五Ｅ化合物は、結晶表面が酸化されやすい
性質を持ち、発振波長の短い半導体レーザを形成する場
合にムｊ組成比を大きくする必要があり、ｐ型ムｌ、、
”ＧＩＬ ｌ −ｘ’ムＳ 第一クラッド層４のム！組
成比Ｘ″が！’）０．４とすると表面に酸化膜が形成さ
れ易く、再成長界面に結晶欠陥が導入され半導体レーザ
の特性低下をもたらすという問題もあった。
性質を持ち、発振波長の短い半導体レーザを形成する場
合にムｊ組成比を大きくする必要があり、ｐ型ムｌ、、
”ＧＩＬ ｌ −ｘ’ムＳ 第一クラッド層４のム！組
成比Ｘ″が！’）０．４とすると表面に酸化膜が形成さ
れ易く、再成長界面に結晶欠陥が導入され半導体レーザ
の特性低下をもたらすという問題もあった。
そこで、本発明の目的は、上記の問題点を同時に解決し
、いかなる発振波長においても（発振可能領域において
）特性およびその再現性と信頼性を確実に向上させるこ
とが出来る構造の横モード制御した半導体レーザおよび
その製造方法を提供することにある。
、いかなる発振波長においても（発振可能領域において
）特性およびその再現性と信頼性を確実に向上させるこ
とが出来る構造の横モード制御した半導体レーザおよび
その製造方法を提供することにある。
課題を解決するための手段
本発明の半導体レーザは、Ｇａ Ａｓ 基板上に、（
ムロＧａ）ム８層を用いた下側クラッド層、活性層と上
側第一クラッド層からなるダブルへテロ構造と、（ム７
！ｃａＩｎ）ｐ層よシなる酸化防止層および酸化防止層
よりムＥ組成比の大なる内部電流狭窄層を有する層構造
とすることにある。
ムロＧａ）ム８層を用いた下側クラッド層、活性層と上
側第一クラッド層からなるダブルへテロ構造と、（ム７
！ｃａＩｎ）ｐ層よシなる酸化防止層および酸化防止層
よりムＥ組成比の大なる内部電流狭窄層を有する層構造
とすることにある。
本発明の半導体レーザの製造方法は、Ｑ＆Ａ１１基板上
に（ム７ｉＧ＆）ムＳ層を用いた下側クラッド層、活性
層と上側第一クラッド層からなるダブルへテロ構造と（
ムＪＧａｌｎ）Ｐ層よりなる酸化防止層および酸化防止
層よりム１組成の大なる内部電流狭窄層を順次積層する
第１の結晶成長工程と、（ムＪＧａＩｎ）Ｐ酸化防止層
が露出するように溝を形成する工程と、リン雰囲気中で
表面のサーマルクリーニングを行う工程と、（ムＪＧＩ
ＬＩｎ ） Ｐ酸化防止層を覆って少なくとも（ム１Ｇ
ａ）五Ｓ層を用いた上側第二クラッド層を形成する第２
の結晶成長工程を含むものである。
に（ム７ｉＧ＆）ムＳ層を用いた下側クラッド層、活性
層と上側第一クラッド層からなるダブルへテロ構造と（
ムＪＧａｌｎ）Ｐ層よりなる酸化防止層および酸化防止
層よりム１組成の大なる内部電流狭窄層を順次積層する
第１の結晶成長工程と、（ムＪＧａＩｎ）Ｐ酸化防止層
が露出するように溝を形成する工程と、リン雰囲気中で
表面のサーマルクリーニングを行う工程と、（ムＪＧＩ
ＬＩｎ ） Ｐ酸化防止層を覆って少なくとも（ム１Ｇ
ａ）五Ｓ層を用いた上側第二クラッド層を形成する第２
の結晶成長工程を含むものである。
作用
（ム７１ＧａＩｎ）Ｐ系混晶はＧ！ＬＡ！！基板に格子
整合する材料の中で最も大きい禁制帯幅を持ち、その中
で最も禁制帯幅の小さい（ＧａＩｎ）Ｐでも１．８６ｅ
Ｖであシ、（ムｌ Ｇａ ）ムＳ系半導体レーザの発振
可能な波母領域の＾ｌＧａムＳ活性層のそれより大きい
。よって本発明の構成によれば、発振可能な波長領域で
あれば（ムｌ（、ａＩｎ）Ｐ酸化防止層での光吸収は起
らないし、（ム１ＧａＩｎ）Ｐ内部電流狭窄層は、（ム
Ｊ（、ａ）ムＳ第−クラッド層よシ禁制帯幅が大きく、
屈折率を小さくすることができ、従って屈折率ガイドの
安定な槓モード制御した（ムＪＧ４）ムＳ系半導体レー
ザの提供が可能となる。
整合する材料の中で最も大きい禁制帯幅を持ち、その中
で最も禁制帯幅の小さい（ＧａＩｎ）Ｐでも１．８６ｅ
Ｖであシ、（ムｌ Ｇａ ）ムＳ系半導体レーザの発振
可能な波母領域の＾ｌＧａムＳ活性層のそれより大きい
。よって本発明の構成によれば、発振可能な波長領域で
あれば（ムｌ（、ａＩｎ）Ｐ酸化防止層での光吸収は起
らないし、（ム１ＧａＩｎ）Ｐ内部電流狭窄層は、（ム
Ｊ（、ａ）ムＳ第−クラッド層よシ禁制帯幅が大きく、
屈折率を小さくすることができ、従って屈折率ガイドの
安定な槓モード制御した（ムＪＧ４）ムＳ系半導体レー
ザの提供が可能となる。
また、（ムＪｅａ工ｎ）Ｐ混晶ではムＥ組成比が０．３
６以下では、その酸化性を十分抑制して結晶欠陥の少な
い再成長界面を形成することができる。
６以下では、その酸化性を十分抑制して結晶欠陥の少な
い再成長界面を形成することができる。
さらに（ＧａＩｎ）Ｐと（ム／ＧａＩｎ）Ｐはお互い選
択エツチング性を持っている。よって本発明の製遣方法
によれば、（ムＪＧａＩｎ）Ｐ酸化防止層表面でエツチ
ングは停止し、五Ｅ組成比の大きいムＵ１ムＳ 第一ク
ラッド層表面が露出することなく再成長界面での結晶欠
陥の発生は抑制できる。
択エツチング性を持っている。よって本発明の製遣方法
によれば、（ムＪＧａＩｎ）Ｐ酸化防止層表面でエツチ
ングは停止し、五Ｅ組成比の大きいムＵ１ムＳ 第一ク
ラッド層表面が露出することなく再成長界面での結晶欠
陥の発生は抑制できる。
また、屈折率ガイドの（ム１Ｇａ）ムＳ系半導体レーザ
を形成する場合、最も重要な（ムＪＧａ）ムＳ第−クラ
ッド層の膜厚は成長条件の制御だけであり、従来例のエ
ツチング制御に比べて極めて容易に正確に制御でき、屈
折率ガイドを再現性よく形成できる。
を形成する場合、最も重要な（ムＪＧａ）ムＳ第−クラ
ッド層の膜厚は成長条件の制御だけであり、従来例のエ
ツチング制御に比べて極めて容易に正確に制御でき、屈
折率ガイドを再現性よく形成できる。
実施例
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の半導体レーザの一実施例を示す構造断
面図である。
面図である。
この実施例は、ｎ型０＆ム８基板１上に下側クラッド層
としてｎ型入ＩＸ Ｇ’、−１’ムＳクラッド層２（１
μｓ 、 ｘ’＝ ０．５）、活性層としてｐ型ム！、
ｙ′σａ 、 −、、／ムＳ活性層３ （０，１／Ｊ諺
、ｙ＝ｏ、１）、上側クラッド層の一部を構成するｐ型 ムｉ 、＃ Ｇ ａ １−ｊＡｓ第一クラッド層４ （
０，３μｍ。
としてｎ型入ＩＸ Ｇ’、−１’ムＳクラッド層２（１
μｓ 、 ｘ’＝ ０．５）、活性層としてｐ型ム！、
ｙ′σａ 、 −、、／ムＳ活性層３ （０，１／Ｊ諺
、ｙ＝ｏ、１）、上側クラッド層の一部を構成するｐ型 ムｉ 、＃ Ｇ ａ １−ｊＡｓ第一クラッド層４ （
０，３μｍ。
！’：０．４）、からなるダブルへテロ構造とこのダブ
ルへテロ構造の表面に形成された酸化防止層としてｐ型
ムＪＸＧ’（Ｌ５−Ｘ ”（Ｌ５ Ｐ酸化防止層９（０
，０６μｓ、ｘ＝ｏ）、 と内部電流狭窄層としてｎ
型ムｌ、 Ｇａ、５−ｙ ＩｎｃＬ５ Ｐ内部電流狭窄
層１０（０，５ｔｔｍ 、 ７ ＝０．２ ）を有して
いる。７は上側クラッド層の一部を構成するｐ聖人７１
ＫＧ’１−ＺムＳ第二クラッド層（２μｌｌ 、 Ｚ：
０．５ ）、８はコンタクト層としてのｐ型Ｇａ五Ｓコ
ンタクト層（１μｍ）であり、溝６を覆って形成されて
いる。
ルへテロ構造の表面に形成された酸化防止層としてｐ型
ムＪＸＧ’（Ｌ５−Ｘ ”（Ｌ５ Ｐ酸化防止層９（０
，０６μｓ、ｘ＝ｏ）、 と内部電流狭窄層としてｎ
型ムｌ、 Ｇａ、５−ｙ ＩｎｃＬ５ Ｐ内部電流狭窄
層１０（０，５ｔｔｍ 、 ７ ＝０．２ ）を有して
いる。７は上側クラッド層の一部を構成するｐ聖人７１
ＫＧ’１−ＺムＳ第二クラッド層（２μｌｌ 、 Ｚ：
０．５ ）、８はコンタクト層としてのｐ型Ｇａ五Ｓコ
ンタクト層（１μｍ）であり、溝６を覆って形成されて
いる。
この実施例の半導体レーザにおいて、ｐ型ムＪｘ’Ｇａ
１−、’Ａｓ第一クラッド層４は光閉じ込め機能を持た
ないよう０．３μ−に精密に膜厚制御されている。
１−、’Ａｓ第一クラッド層４は光閉じ込め機能を持た
ないよう０．３μ−に精密に膜厚制御されている。
この実施例の半導体レーザにおいて、ｐ型ムｎｘ”ｕｓ
−ｘ ”（Ｌ５ Ｐ酸化防止層９での光吸収は起らず、
ｎ型ムｌ、 Ｇ！Ｌａ、−アＩｒ＋ａ５Ｐ内部電流狭窄
層１０の屈折率はｐ型ムＩＸ’ ” １−Ｘ’ムＳ第−
クラッド層のそれより小さいので良好な屈折率ガイドが
形成でき、従って安定な槓モード発振が可能となる。
−ｘ ”（Ｌ５ Ｐ酸化防止層９での光吸収は起らず、
ｎ型ムｌ、 Ｇ！Ｌａ、−アＩｒ＋ａ５Ｐ内部電流狭窄
層１０の屈折率はｐ型ムＩＸ’ ” １−Ｘ’ムＳ第−
クラッド層のそれより小さいので良好な屈折率ガイドが
形成でき、従って安定な槓モード発振が可能となる。
次に本発明の半導体レーザの製造方法について第２図の
半導体レーザの製造工程図に従って説明する。
半導体レーザの製造工程図に従って説明する。
ＭＯＶＰＫ法を用いて、ｎ型ＧａＡｓ基板１上に下側ク
ラッド層としてムｌ Ｘ’ Ｇａ １− Ｘ’ Ａ ｓ
クラッド層２（１μｍ、！’＝Ｑ・４）、活性層として
ｐ型上側クラッド層の一部を構成するｐ型ムＡＸ”ａｌ
−Ｘ′ムＳ第−クラッド層４ （０，３ｔｔｍ、ｘ’＝
ｏ、ｓ）、酸化防止層としてｐ型ムＡＸ ” Ｑ５−Ｘ
”ａ５ Ｐ酸化防止層９ （０，０５μＩｎ 、 ！
＝ ０．５ ） 、 と内部電流狭窄層としてｎ型
ムむＧ ！Ｌ ａ ５− ｙ Ｉ ｎ ｃ５ Ｐ内部電
流狭窄層１０ （０，５７ｊ麿、７：０．２）を順次積
層したａ０原料ガ鷹スとしてトリエチルガリウム、トリ
メチルアルミニウム、トリメチルインジウム、アルシン
、ホスフィン、ｎ型ドーパントとしてセレン化水素、ｐ
型ドーパントとしてジメチル亜鉛を用いた。成長条件は
７００℃、炉内圧力は１００Ｔｏｒｒとした。
ラッド層としてムｌ Ｘ’ Ｇａ １− Ｘ’ Ａ ｓ
クラッド層２（１μｍ、！’＝Ｑ・４）、活性層として
ｐ型上側クラッド層の一部を構成するｐ型ムＡＸ”ａｌ
−Ｘ′ムＳ第−クラッド層４ （０，３ｔｔｍ、ｘ’＝
ｏ、ｓ）、酸化防止層としてｐ型ムＡＸ ” Ｑ５−Ｘ
”ａ５ Ｐ酸化防止層９ （０，０５μＩｎ 、 ！
＝ ０．５ ） 、 と内部電流狭窄層としてｎ型
ムむＧ ！Ｌ ａ ５− ｙ Ｉ ｎ ｃ５ Ｐ内部電
流狭窄層１０ （０，５７ｊ麿、７：０．２）を順次積
層したａ０原料ガ鷹スとしてトリエチルガリウム、トリ
メチルアルミニウム、トリメチルインジウム、アルシン
、ホスフィン、ｎ型ドーパントとしてセレン化水素、ｐ
型ドーパントとしてジメチル亜鉛を用いた。成長条件は
７００℃、炉内圧力は１００Ｔｏｒｒとした。
次に通常の７オトリングラフイにより幅６μｍのストラ
イブ窓を形成し、硫酸（６０℃）中でエツチングを行い
、溝６を形成した。硫酸（６０℃）中ではエツチングの
選択性があり、ム＃（１２Ｇａ、Ｉｎ１１５Ｐに比べＤ
ａ （１５Ｉｎａ５ Ｐのエツチング速度は極めておそ
いことを利用すると、はぼｐ型ムｊ！ ｘＧ ａ ａ
５−Ｘ Ｉ ｎ。５Ｐ酸化防止層９表面でエツチングは
停止する（１））。この時、表面に露出しているのはｐ
型 ム７！Ｘ”１Ｌ５−Ｘ”ＣＬ５Ｐ酸化防止層９とｎ型ム
ｌ ｙ Ｇａ 、５−ア釦（Ｌ５Ｐ内部電流狭窄層１０
であるので、ＭＯＶＰＸ装置内でホスフィン雰囲気でサ
ーマルクリーニングを行う。この時の温度は６６０℃と
した。サーマルクリーニングに引きつづき上側クラッド
層を構成するｐ型ムｌＺ”、−’ＬムＳ第二クラッド層
７（Ｊ４重、Ｚ＝Ｏ，Ｓ）、コンタクト層としてｐ型Ｇ
ａ人Ｓ層８（１μｍ）をＪ＠次次層層た（Ｃ）。最後に
、ｐ、ｎ側にそれぞｒＬ電極を被着し半導体レーザを構
成した。
イブ窓を形成し、硫酸（６０℃）中でエツチングを行い
、溝６を形成した。硫酸（６０℃）中ではエツチングの
選択性があり、ム＃（１２Ｇａ、Ｉｎ１１５Ｐに比べＤ
ａ （１５Ｉｎａ５ Ｐのエツチング速度は極めておそ
いことを利用すると、はぼｐ型ムｊ！ ｘＧ ａ ａ
５−Ｘ Ｉ ｎ。５Ｐ酸化防止層９表面でエツチングは
停止する（１））。この時、表面に露出しているのはｐ
型 ム７！Ｘ”１Ｌ５−Ｘ”ＣＬ５Ｐ酸化防止層９とｎ型ム
ｌ ｙ Ｇａ 、５−ア釦（Ｌ５Ｐ内部電流狭窄層１０
であるので、ＭＯＶＰＸ装置内でホスフィン雰囲気でサ
ーマルクリーニングを行う。この時の温度は６６０℃と
した。サーマルクリーニングに引きつづき上側クラッド
層を構成するｐ型ムｌＺ”、−’ＬムＳ第二クラッド層
７（Ｊ４重、Ｚ＝Ｏ，Ｓ）、コンタクト層としてｐ型Ｇ
ａ人Ｓ層８（１μｍ）をＪ＠次次層層た（Ｃ）。最後に
、ｐ、ｎ側にそれぞｒＬ電極を被着し半導体レーザを構
成した。
この実施例の半導体レーザの製造方法によると。
Ｇａ ＣＬ５ＩｎＱ、５ Ｆとム１ｃＬ２ ”１１３
”（Ｌ５ Ｐのエツチングの選択性を利用することによ
り、五ｊ組成比の大きいｐ型ムｌＸ′Ｇａ１−Ｘ’ムＳ
第−クラッド層４０表面が露出することはなく、エツチ
ングによる膜厚のばらつきはほとんどないので、再現性
良く信頼性の高い半導体レーザを製造できる。
”（Ｌ５ Ｐのエツチングの選択性を利用することによ
り、五ｊ組成比の大きいｐ型ムｌＸ′Ｇａ１−Ｘ’ムＳ
第−クラッド層４０表面が露出することはなく、エツチ
ングによる膜厚のばらつきはほとんどないので、再現性
良く信頼性の高い半導体レーザを製造できる。
以上、実施例では活性層がムｈＬｊ ＧＱＰムＳの半導
体レーザについて説明したがムｅの組成比はいくらでも
よく、活性層が直接遷移領域のムｅ組成比においては十
分適用できる。また、基板はｎ型Ｇａ Ａ８基板を用い
たが、ｐ型ＧａムＳ基板を用いてもよく、その場合、他
の層の導電型を対応して変えればよい。さらに、本発明
はムｌＧａ Ａｇ系量子井戸レーザにも適用できる。
体レーザについて説明したがムｅの組成比はいくらでも
よく、活性層が直接遷移領域のムｅ組成比においては十
分適用できる。また、基板はｎ型Ｇａ Ａ８基板を用い
たが、ｐ型ＧａムＳ基板を用いてもよく、その場合、他
の層の導電型を対応して変えればよい。さらに、本発明
はムｌＧａ Ａｇ系量子井戸レーザにも適用できる。
発明の効果
上述した説明から明らかなように、本発明の半導体レー
ザの構造および製造方法により、再成長界面における結
晶欠陥の発生を抑制でき、エツチングによる膜厚制御が
容易であるため素子特性およびその再現性、信頼性の向
上をもたらす効果があり、実用上極めて有用である。
ザの構造および製造方法により、再成長界面における結
晶欠陥の発生を抑制でき、エツチングによる膜厚制御が
容易であるため素子特性およびその再現性、信頼性の向
上をもたらす効果があり、実用上極めて有用である。
第１図は本発明の半導体レーザの構造の一実施例を示す
断面図、第２図は本発明の半導体レーザの製造方法の一
実施例を説明するための工程図、第３図は従来の半導体
レーザの断面図である。 １−−−−−−ｎ型ＧａＡｓ基板、２−−−−−− ｎ
型ムｌｘ’ Ｇａ １−ｚ’ Ａｓクラッド層、３・・
・・・・ｐ型ムｌ、’ Ｇａ、−、、’ ｈｓ活性層、
４ ・−−−−−ｐ型ム、＃ Ｇａ、 −、＃ムＳ第−
クラッド層、６・・・・・・ｎ型Ｇ＆ムＳ層、６・・・
・・・溝、７・・・・・・ｐ型ムｌ ｚ Ｇ ａ １−
ｚムＳ第二クラッド層、８・・・・・ｐ型ＧａＡｓコ
ンタクト層、９・・・・・・ｐ型ム１ｘＧａユ５−Ｘ工
ｎ［１５Ｐ酸化防止層、１０−−−−−・ｎ型ムｌ ｙ
Ｇ ＩＬ（ｔ ５− ｙ Ｘ ｎ ｕ ５ Ｐ内部電
流狭窄層。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名イー
ｎτＱα／’ＩＪ、基不反
断面図、第２図は本発明の半導体レーザの製造方法の一
実施例を説明するための工程図、第３図は従来の半導体
レーザの断面図である。 １−−−−−−ｎ型ＧａＡｓ基板、２−−−−−− ｎ
型ムｌｘ’ Ｇａ １−ｚ’ Ａｓクラッド層、３・・
・・・・ｐ型ムｌ、’ Ｇａ、−、、’ ｈｓ活性層、
４ ・−−−−−ｐ型ム、＃ Ｇａ、 −、＃ムＳ第−
クラッド層、６・・・・・・ｎ型Ｇ＆ムＳ層、６・・・
・・・溝、７・・・・・・ｐ型ムｌ ｚ Ｇ ａ １−
ｚムＳ第二クラッド層、８・・・・・ｐ型ＧａＡｓコ
ンタクト層、９・・・・・・ｐ型ム１ｘＧａユ５−Ｘ工
ｎ［１５Ｐ酸化防止層、１０−−−−−・ｎ型ムｌ ｙ
Ｇ ＩＬ（ｔ ５− ｙ Ｘ ｎ ｕ ５ Ｐ内部電
流狭窄層。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名イー
ｎτＱα／’ＩＪ、基不反
Claims (2)
- （１）第１導電型ＧａＡｓ基板上に、（ＡｌＧａ）Ａｓ
層を活性層とし、この活性層を組成比の異なる第１導電
型（ＡｌＧａ）Ａｓクラッド層および第２導電型（Ａｌ
Ｇａ）Ａｓ第一クラッド層で挾んだダブルヘテロ構造を
有し、前記活性層の上側に第２導電型（Ａｌ＿ｘＧａＩ
ｎ）Ｐ酸化防止層と第１導電型（Ａｌ＿ｙＧａＩｎ）Ｐ
内部電流狭窄層を有する（ここで、０≦ｘ＜ｙ≦０．５
）ことを特徴とする半導体レーザ。 - （２）第１導電型ＧａＡｓ基板上に、（ＡｌＧａ）Ａｓ
層を活性層とし、該活性層を組成比の異なる第１導電型
（ＡｌＧａ）Ａｓクラッド層および第２導電型（ＡｌＧ
ａ）Ａｓ第一クラッド層で挾んだダブルヘテロ構造と第
２導電型（Ａｌ＿ｘＧａＩｎ）Ｐ酸化防止層、第１導電
型（Ａｌ＿ｙＧａＩｎ）Ｐ内部電流狭窄層を順次形成す
る（ここで、 ０≦ｘ＜ｙ≦０．５）第１の結晶成長工程と、前記第２
導電型（Ａｌ＿ｘＧａＩｎ）Ｐ酸化防止層が露出するよ
う溝を形成するエッチング工程と、リン雰囲気中で表面
のサーマルクリーニングを行う工程と、前記第２導電型
（Ａｌ＿ｘＧａＩｎ）Ｐ酸化防止層を覆って少なくとも
第２導電型（ＡｌＧａ）Ａｓ第二クラッド層を形成する
第２の結晶成長工程よりなることを特徴とする半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033941A JPH0724320B2 (ja) | 1989-02-14 | 1989-02-14 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033941A JPH0724320B2 (ja) | 1989-02-14 | 1989-02-14 | 半導体レーザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02213181A true JPH02213181A (ja) | 1990-08-24 |
| JPH0724320B2 JPH0724320B2 (ja) | 1995-03-15 |
Family
ID=12400535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033941A Expired - Lifetime JPH0724320B2 (ja) | 1989-02-14 | 1989-02-14 | 半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724320B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250888A (ja) * | 2006-03-16 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子の製造方法 |
-
1989
- 1989-02-14 JP JP1033941A patent/JPH0724320B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250888A (ja) * | 2006-03-16 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0724320B2 (ja) | 1995-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4734385A (en) | Semiconductor laser element suitable for production by a MO-CVD method | |
| GB2252872A (en) | Laser diode and method of manufacture | |
| US4383320A (en) | Positive index lateral waveguide semiconductor laser | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| JPH0983071A (ja) | 半導体レーザ | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US5887011A (en) | Semiconductor laser | |
| JP2003086894A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH1187764A (ja) | 半導体発光装置とその製造方法 | |
| JPS6066890A (ja) | 半導体レ−ザ装置 | |
| JPH0646667B2 (ja) | ＡｌＧａＩｎＰ半導体レ−ザの作製方法 | |
| JPH03129892A (ja) | 半導体発光素子 | |
| JPS61236185A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS62245689A (ja) | 半導体発光装置 | |
| JPH0724320B2 (ja) | 半導体レーザおよびその製造方法 | |
| EP0867949A2 (en) | Semiconductor light-emitting device | |
| JPH02260682A (ja) | 可視光半導体レーザ装置 | |
| JPS6344784A (ja) | 半導体発光装置 | |
| JP3005998B2 (ja) | 半導体レーザの製造方法 | |
| JPH0537073A (ja) | 半導体レーザ素子 | |
| JPS62296582A (ja) | 半導体レ−ザ装置 | |
| JPH0715001A (ja) | 光集積回路 | |
| JPS60161688A (ja) | 半導体レ−ザの製造方法 | |
| JP2000323792A (ja) | 半導体レーザ及びその製造方法 | |
| JPH02125686A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |