JPH02214267A - 高圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブラウン管のアノードに加える高圧出力電圧
の安定化手段を備えた高圧発生回路に関するものである
。

〔従来の技術〕

第９図には従来の高圧発生回路が示されている。

この高圧発生回路は水平偏向出力回路ｌと、フライバッ
クトランス２とを備えている。

水平偏向出力回路１は、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、３字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコア１０に低圧コイル１１と
高圧コイル１２を巻装したものからなり、低圧コイル１
１の一端は水平出力トランジスタ４のコレクタ側に接続
され、また、同コイル１１の他端は入力電源１３に接続
されている。そして、高圧コイル１２の高圧側は高圧整
流ダイオード１４を介してブラウン管１５のアノード１
６に接続され、同コイル１２の他端はＡＢＬ（八ｕｔｏ
ｍａｔｉｃ　Ｂｒｉｇｈｔｎｅｓｓ　Ｌｉｍ１ｔｅｒ）
側に接続されている。このフライバックトランス２は水
平偏向出力回路１から加えられるフライバックパルスを
昇圧してその昇圧出力（高圧出力電圧）をブラウン管１
５のアノード１６に加えるものである。

一般に、高圧コイル１２を第９図〜第１１図に示すよう
にダイオード１７を介して多層に積層巻きし、各層間の
コイルを同一巻数、同一巻幅、同一巻線ピッチで巻き、
かつ、各層の巻き終りと次の層の巻き始めとを前記ダイ
オード１７で同一極性にすれば、交流的には各層のコイ
ル間で電位差が零となる。したがって、各層間の絶縁処
理は直流の電位差だけを考えればよく、誘電体損による
発熱を考慮する必要がないから、その絶縁処理は容易と
なる。

また、前記のように高圧コイル１２を多層巻きにすれば
、低圧コイル１１と高圧コイル１２との絶縁距離を他の
セクション巻きコイル等と比較して小さくできるから、
コイル最外層の仕上り外径も小さくできる。その結果と
して、第１２図に示すように、高圧コイル１２のリーケ
ージインダクタンスを小さくできるという利点があり、
かかる理由から、同コイル１２を多層巻きタイプとした
フライバックトランス２が広く使用されている。

ところが、第１２図に示すように、高圧コイル１２を多
層巻き（積層巻き）にしただけでは同コイル１２からブ
ラウン管１５のアノード１６に流れる高圧電流ＩＮがＯ
〜２００μＡの範囲で急激に変動し、好ましくない現象
が生じる。そこで、近年においては、第９図に示すよう
に、高圧出力側（ブラウン管１５のアノード側）とアー
ス間に固定抵抗器１８と可変抵抗器２０とを直列に配置
し、高圧出力電流Ｉイの約１０％の電流を分流し、第１
３図に示すように、前記高圧出力電流の急変動を防止し
ている。

すなわち、第１２図および第１３図に示す特性図におい
て、高圧電流！、の可変設定範囲がＯ〜１０００μＡの
範囲に設定されているとすれば、高圧電流ＩＮの分流手
段を講じない場合、出力、インピーダ７　スＺ　＠　ｌ
は第１２図からＺ、、−（２７−２５）　ＫＶ／１００
０μＡ−２ＭΩとなる。これに対し、Ｉ、ｔの分流手段
を講じれば、出力インピーダンス２０ｇは第１３図から
、Ｚ−ｚ−（２６，１−２４，９）　ＫＶ／　１０００
／７　Ａ　＝１．２ＭΩとなり、出力インピーダンスの
かなり大幅な改善が図られたことになる。

〔発明が解決しようとする課題〕

しかしながら、今日においては、ブラウン管１５の画質
に対する高精細化の要請がますます強くなり、出力イン
ピーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器１８と可変抵抗器２０を介してＩ　Ｉ＋の分流を図
る方法は、かかる要望にすでに応えられなくなっており
、もはや市場に受は入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧電流の変化に対して高圧電圧
の安定化を図ることができる高圧発生回路を提供するこ
とにある。

〔課題を解決するための手段〕 本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、スイッチン
グトランジスタを含み該スイッチングトランジスタのオ
ン期間だけゲートを開いて前記加算電圧発生コイルで発
生した加算電圧を高圧出力電圧に加えるスイッチング回
路と、高圧出力電圧の変化を検出し高圧出力電圧の低下
量が大きくなるにしたがい前記スイッチングトランジス
タのオン動作期間を長く制御するスイッチング制御回路
と、前記スイッチングトランジスタのコレクタ・エミッ
タ間に直流のバイアス電圧を加えキャリアの抜け出しを
促進してスイッチングオフスピードを速めるストレージ
タイム調整用電源回路と、を有することを特徴として構
成されている。

〔作用〕

上記のように構成されている本発明において、例えば、
ブラウン管の輝度上昇調整等によりアノードへ高圧出力
電流が流れて高圧出力電圧が低下すると、その電圧低下
はスイッチング制御回路の電圧検出部で検出される。ス
イッチング制御回路はこの検出電圧に基づいて、例えば
、電圧低下量に比例したパルス長のオン信号をスイッチ
ング回路のスイッチングトランジスタに加える。スイッ
チングトランジスタはこのスイッチング制御回路から加
えられる制御信号のオン区間だけオン動作を行い、その
オン区間だけ加算電圧発生コイルで発生した加算電圧を
高圧出力電圧に加えるのである。したがって、高圧出力
電圧の低下量が大きくなれば、それに応じてスイッチン
グトランジスタのオン動作区間も長くなり、加えられる
加算電圧の大きさが大きくなる。逆に、高圧出力電圧の
低下量が小さければ、スイッチングトランジスタのオン
区間が短くなるので加えられる加算電圧の大きさも小さ
くなる。このように、高圧出力電圧の低下量に応じてス
イッチングトランジスタのオン動作する区間が制御され
、高圧出力電圧を安定化する方向に制御が行われるので
ある。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。なお
、本実施例の説明において、従来例と同一の回路部分に
は同一符号を付し、その重複説明を省略する。

第１図には本発明の第１の実施例を示す回路構成が示さ
れている。

本実施例が従来例と異なる特徴的なことは、加算電圧発
生コイル２１と、スイッチング回路２３と、スイッチン
グ制御回路５９と、ストレージタイム調整用電源回路６
０と、多倍圧回路４６とが設けられていることである。

前記加算電圧発生コイル２工は、フライバックトランス
２のコア１０に他のコイルと絶縁して巻装されるもので
、そのコイル２１の巻き始め端側には入力タップ１９が
設けられており、また、同コイル２１の出力端側（巻き
終り側）には出力タップ２４が設けられている。この出
力タップ２４は、同コイル２１で発生した加算電圧ｅｌ
を出力するものである。

一方、高圧コイル１２の高圧側（高圧整流ダイオード１
４のカソード側）には固定抵抗器２８の一端が接続され
、同抵抗器２８の他端側にはフォーカス電圧調整用の可
変抵抗器ＶＲ，，スクリーン電圧調整用の可変抵抗器Ｖ
Ｒ，，高圧出力電圧調整用の可変抵抗器ＶＲ，が順に直
列接続されており、そのうち、固定抵抗器２８と可変抵
抗器ＶＲ，，ＶＲ１の部分はフォーカスパックの回路部
分となっており、また、可変抵抗器ＶＲ，は高圧出力電
圧Ｅ、の電圧検出部９を構成している。そして、可変抵
抗器ＶＲ，の他端側は基準電位（図ではアース側）に接
続されている。

前記可変抵抗器ＶＲ，はその摺動端子により高圧出力電
圧Ｅ□を検出し、この検出電圧ｅ６を比較増幅器２２の
第１の入力端子に加えている。

前記スイッチング制御回路５９は基準電圧発生回路３と
、電圧検出部９と、比較増幅器２２と、トランジスタ制
御回路３９とによって構成されている。

前記基準電圧発生回路３は制御電圧発生コイル２５と、
整流器２６と、矩形波出力回路２７と、固定抵抗器２９
と、積分回路３１とからなり、前記矩形波出力回路２７
は増幅器３２とクリップ回路３３からなる。

制御電圧発生コイル２５はフライバックトランス２のコ
アｌＯに他のコイルと絶縁させて低圧側に巻装され、第
２図（ａ）に示すフライバックパルス波形の制御ｉｆｔ
圧ｅ２を発生する。この制御電圧発生コイル２５の高圧
側（巻き終わり側）は基準電位（図ではアース側）に接
続されており、同コイル２５の低圧側（巻き始め側）は
固定抵抗器２９を介して増幅器３２のマイナス側端子に
接続されている。

なお、増幅器３２のプラス側端子は基準電位（図ではア
ース側）に接続されており、また、増幅器３２のプラス
側端子とマイナス側端子間にはマイナス側端子の方をカ
ソード側にして整流器（図ではダイオード）２６が接続
されている。尚、増幅器３２の入力がトランジスタのベ
ースで構成されている場合は、そのトランジスタのベー
ス−エミッタ間の等価ダイオードにより入力波形を整流
するので、整流器２６は不要となる。

前記整流器２６は制御電圧発生コイル２５で発生した電
圧ｅ２を整流して（負の成分をカットして）電圧ｅ２の
正の成分のみを増幅器３２の反転入力端、すなわち、マ
イナス側端子に入力する。増幅器３２はこの入力電圧を
増幅してその出力をクリップ回路３３へ加える。クリッ
プ回路３３は前記増幅器３２によって増幅された電圧波
形の頭部を切断し、第２図（ｂ）に示すように、帰線期
間Ｔ１をパルス幅とする矩形波（本件明細書では、矩形
波は長方形の波形ばかりでなく正方形の波形をも含む広
い意味で使用している）の電圧ｅ、を作り出し、これを
積分回路３１に加えている。この積分回路３１は、矩形
波電圧ｅ３を帰線期間Ｔ、の期間に亘って積分し、第２
図（ｃ）に示すように帰線期間の始点の位置を零とし、
同期間の終点の位置でピーク値となる右上がりの波形を
作り出す、この場合、帰線期間Ｔ、を越える範囲は積分
が行われないから、波形はピーク位置から放電（積分回
路のコンデンサからの放電）等により電圧波形は右下が
りとなり、全体的に帰線期間Ｔ、の終点の位置でピーク
となる三角波（鋸歯状波）の電圧ｅ、が作り出される。

この三角波の電圧波形はいずれの帰線期間Ｔｒにおいて
も一定の形状を保つ。この三角波電圧ｅ。

は比較増幅器２２の第２の入力端子に加えられる。

比較増幅器２２は三角波電圧ｅ、と前記電圧検出部９の
可変抵抗器ＶＭＩから加えられる検出電圧ｅ６とを比較
しく第２図（ｃ））　　、三角波電圧ｅｓが検出電圧ｅ
、を超える区間へしたけ（図ではＬ３〜１ｓの区間とｔ
７〜Ｌ１゜の区間）負（零を含む）の定電圧となり、そ
れ以外は走査期間をも含めて正の一定レベルの電圧とな
る制御信号ｅ、を反転増幅器５４に加える。そして、こ
の反転増幅器５４によって正負が反転された出力信号ｅ
８はスイッチング回路２３に加えられる。なお、本明細
書において、比較増幅器５４は三角波電圧ｅ、と検出電
圧ｅ６とを比較し、その差に対応する電圧を出力する機
能を備えた回路であれば名称の如何を問わずどのような
回路でもよ（、例えば、差動増幅器、コンパレータ、演
算増幅器等、これらに準する各種の回路を包含する意味
で使用されている。

スイッチング回路２３は、ドライブトランジスタ３４と
、ダイオード３５．３６と、抵抗器３７　、３８と、コ
ンデンサ４０と、駆動電源４１と、ドライブトランス４
２と、スイッチングトランジスタ４３とからなる。

ドライブトランジスタ３４は、ベース側が反転増幅器５
４の出力端に接続され、また、エミッタ側は抵抗器３７
およびコンデンサ４０の一端側と駆動電源４１の負側と
の共通接続部に接続されており、この共通接続部はさら
に基準電位（図ではアース側）に接続されている。前記
抵抗器３７とコンデンサ４０のそれぞれの他端側はダイ
オード３５のカソード側に共通接続され、同ダイオード
３５のアノード側はドライブトランジスタ３４のコレク
タとドライブトランス４２を構成する一次コイル４４の
高圧側（巻き終り側）との接続部に共通して接続されて
いる。これら、抵抗器３７と、コンデンサ４０と、ダイ
オード３５はスナバ回路を形成している。また、−次コ
イル４４の低圧側（巻き始め側）は抵抗器３８を介して
駆動電源４１の正側に接続されている。

一方、ドライブトランス４２の二次コイル４５はその低
圧側（巻き始め側）がスイッチングトランジスタ４３の
ベース側に接続され、また、同コイル４５の高圧側（巻
き終り側）はスイッチングトランジスタ４３のエミッタ
側に接続されている。スイッチングトランジスタ４３の
コレクタ側はダイオード３６のカソード側に接続され、
さらにこの両者４３．３６の接続部は加算電圧発生コイ
ル２１の出力タップ２４に接続されている。ダイオード
３６のアノード側はストレージタイム調整用電源回路６
０としての直流電源６１の陽極に接続されており、同電
源゛６１の陰極は前記スイッチングトランジスタ４３の
エミッタ側に接続されている。このトランジスタ４３の
エミッタ側はスイッチング回路２３の出力端となって多
倍圧回路４６の入力端に接続されている。また、加算電
圧発生コイル２１の低圧側（巻き始め側）は入力タップ
１９を介してＡＢＬ側に通じている。このスイッチング
回路２３は制御信号ｅ７が零の電圧のとき、換言すれば
、反転増幅器５４からの出力信号ｅ−が正の電圧のとき
、後述の所定期間ゲートを開いて第２図（ｍ）に示すパ
ルス電圧ｅｔａを多倍圧回路４Ｇに加えるものである。

スイッチング回路２３の入力端側にはトランジスタ制御
回路３９が接続されている。このトランジスタ制御回路
３９は第１のトランジスタ４７と、第２のトランジスタ
４８と、微分回路５０とからなる。この両トランジスタ
４７．４８のコレクタ同志は前記ドライブトランジスタ
３４のベース側に共通接続され、また、両トランジスタ
４７．４８のエミッタ同志はドライブトランジスタ３４
のエミッタ側に共通接続されている。そして、第１のト
ランジスタ４７のベースは前記固定抵抗器２９の出力端
側に接続され、また、第２のトランジスタ４８のベース
は微分回路５０を介してクリップ回路３３の出力端に接
続されている。

前記多倍圧回路４６は第１から第３の各ダイオード５１
．５２．５３と第１から第３の各コンデンサ５５゜５６
、５７とによって構成されている。前記第１のダイオー
ド５１のアノード側は前記スイッチングトランジスタ４
３のエミッタ側に接続されており、同ダイオード５１の
カソード側は第２のダイオード５２のアノード側に、同
ダイオード５２のカソード側は第３のダイオード５３の
アノード側にそれぞれ接続されてダイオードの直列接続
体が形成されており、この第３のダイオード５３のカソ
ード側は高圧コイル１２の低圧側に接続されている。

また、第１のコンデンサ５５の一端側は前記スイッチン
グトランジスタ４３のエミッタと第１のダイオード５１
のアノード側との共通接続部に接続され、同コンデンサ
５５の他端側は第２のダイオード５２のカソード側と第
３のダイオード５３のアノード側との接続部に接続され
ている。そして、第２のコンデンサ５６の一端側は第１
のダイオード５１のカソードと第２のダイオード５２の
アノードとの接続部に接続されており、また、第３のコ
ンデンサ５７の一端側は第３のダイオード５３のカソー
ド側に接続されており、これら、第２のコンデンサ５６
と第３のコンデンサ５７の他端側同志は共にＡＢＬ側に
接続されている。また、このＡＢＬ側にはダイオード５
８のアノード側が接続され、同ダイオード５８のカソー
ド側は第１のダイオード５１と第２のダイオード５２と
の接続部又は第２のダイオード５２と第３のダイオード
５３との接続部（第１図では第１のダイオード５１と第
２のダイオード５２との接続部）に接続される。

本実施例は上記のように構成されており、以下、高圧出
力電圧Ｅｌｌの安定化作用について説明する。

ブラ。ラン管１５の輝度を上げると、アノード１６に高
圧電流１□が流れ、高圧発注部の内部インピーダンス等
の影響を受けて、高圧出力電圧Ｅ、が降下し、これに伴
い電圧検出部９で検出される電圧ｅ、も低下する。この
検出電圧ｅ、が低下すると第２図（Ｃ）に示すように、
同検出電圧ｅ６が積分回路３１で作り出される三角波電
圧ｅ、のピーク位置よりも下方に下がるから、帰線期間
のΔＬ１の区間と帰線期間を越えたΔＬｔの区間で三角
波電圧ｅｓが検出電圧ｅ６を超える。第２図（ｃ）では
ｔ、〜Ｌ、の期間で検出される検出電圧ｅ６よりもｔ７
〜ｔｏｏのＭ間で検出される検出電圧ｅ、の方が低下し
ている場合が示されており、検出電圧ｅｈ、つまり高圧
出力電圧Ｅ、が低下すればするほどΔｔ（ただし、ΔＬ
＝Δｔ１＋Δｔりの区間が広くなり、比較増幅器２２か
ら出力される制御信号ｅｉの負電圧（図では零の電圧）
の区間が広くなる（第２図（ｄ））。この制御信号ｅ７
は反転増幅器５４によって波形が反転され、その出力電
圧ｅ、がスイッチング回路２３に加えられる。

（この場合、ｅ、の波形を反転増幅器５４で反転すると
ｅ−の波形（第２図（ｅ））となるが、ｔ４〜Ｌｓおよ
びｔｖ〜ｔ１゜の期間は走査期間Ｔ、に入っているので
、後述の如く、スイッチングトランジスタ４３がカット
オフするので、結果的にはｅ８の波形の電圧がドライブ
トランジスタ３４のベースに加えられる）以下、その出
力電圧ｅ、がスイッチング回路２３に加えられたときの
回路動作を説明すると次のようになる。

まず、検出電圧ｅ６が三角波の電圧ｅ、の始点位置の電
圧（零電圧）とピーク値の電圧との間にあるときには、
帰線期間Ｔ、のり、〜Ｌ、の期間において、三角波電圧
ｅ、よりも検出電圧ｅ６の方が大きいから、反転増幅器
５４は零の電圧ｅ、をドライブトランジスタ３４のベー
スに印加する。この結果、ドライブトランジスタ３４は
カットオフとなり、同トランジスタ３４のコレクタ電圧
ｅｌｌ＋（第２図（ｊ））は正電圧となる。この結果、
駆動電源４１からドライブトランス４２の一次コイル４
４に電流が流れず、同トランス４２はオフ動作となり、
これに伴いスイッチングトランジスタ４３のベース電圧
ｅ１１（第２図（ｋ））は零となるので、スイッチング
トランジスタ４３はカットオフしてゲートを閉じる。し
たがって、加算電圧発生コイル２１から多倍圧回路４６
に加算電圧ｅ、２（第２図（ｍ））は加えられない。

次に、帰線期間Ｔ、のむ、〜ｔ４の区間では、三角波電
圧ｅ５よりも検出電圧ｅ、の方が小さいから、制御信号
ｅ、はＬ３で下方に立ち上がり（本明細書では立ち上が
るという用語は上方に立ち上がるばかりでなく下方に立
ち上がる（立ち下がる）場合も含めて使用している）零
電圧となり、これに伴い反転増幅器５４は正の電圧ｅ、
をドライブトランジスタ３４のベースに加える。この結
果、同トランジスタ３４はオン動作し、駆動電源４１か
ら一次コイル４４に電流が流れる。そして、二次コイル
４５を介してスイッチングトランジスタ４３０ベースに
正のパルスｅ、が印加され、同トランジスタ４３はオン
状態となる。このとき、加算電圧発生コイル２１の出力
端には１０００〜２５００　Ｖ前後のフライバックパル
スｅｌ　　（第２図（ｉ！、））が発生しており、この
加算電圧ｅ１が出力タップ２４からスイッチングトラン
ジスタ４３のコレクタに印加されている。

したがって、このｔＪ−Ｌｉの区間（ΔＥｌの区間）で
トランジスタ４３がオンしてゲートを開くから、ｅ、の
その区間の波形部分の波高値電圧ｅ１□（第２図（ｍ）
）が同トランジスタ４３のゲートを通ってエミッタ側か
ら多倍圧回路４６に加えられる。

次に、ｔ、〜Ｌ、の区間では前記ｔ３〜ｔ４の区間の場
合と同様に６５　＞　ｅ　＆の関係が成り立ち、スイッ
チングトランジスタ４３のベースに正のパルスｅ１１が
印加されるが、このｔ４〜も、の区間は走査期間に入っ
ているため、同トランジスタ４３のコレクタ側は加算電
圧ｅ、の負の電圧成分Ｅ、が印加され、同トランジスタ
４３はオフとなりゲートを閉じる。したがって、同トラ
ンジスタ４３のエミッタ側から多倍圧回路４６に加えら
れる電圧ｅｌ！は零となる。

次に、ｔ５〜１．の区間ではｅ、＞６．の関係となり、
ドライブトランジスタ３４およびスイッチングトランジ
スタ４３はカットオフとなり、同トランジスタ４３がゲ
ートを閉じるから、多倍圧回路４６に加えられる電圧ｅ
１□は零となる。

以上のように、検出電圧ｅ６が電圧ｅ、の三角波の零電
圧とピーク値の電圧との間にあるときには、スイッチン
グ回路２３は帰線期間内で制御信号ｅ７が零の電圧とな
る位置（正の電圧から零電圧に負の方向に立ち上がる位
置）から帰線期間の終点の位置までのΔＬ、の区間での
みゲートを開き、加算電圧ｅ＋のその区間の波形部分の
電圧ｅ＋ｚを多倍圧回路４６に加えるのである。この場
合、高圧出力電圧Ｅ１１が低くなればそれだけΔＬ１の
幅が大きくなり、ゲートを開いている時間も長くなるか
ら、スイッチング回路２３から多倍圧回路４６に加えら
れる電圧ｅ＋ｚも大きくなる。

次に、検出電圧ｅ、が三角波電圧ｅ、のピーク値と等し
いか又はこれよりも大きいとき、つまり、高圧出力電圧
Ｅ　ＩＩに電圧降下がないときはｅ、の三角波とｅ、と
が交叉することはないので、制御信号ｅｔのパルスは発
生せず、同信号ｅ？は帰線期間Ｔ、、から走査期間Ｔ１
１にかけて正の一定レベルの電圧となる。

この結果、反転増幅器５４からの出力電圧ｅ、は零とな
り、ドライブトランジスタ３４およびスイッチングトラ
ンジスタ４３はカットオフして多倍圧回路４６に電圧ｅ
＋ｚが加えられることはない。

次に、検出電圧ｅ、が三角波電圧ｅＳの三角波の始点位
置の電圧（零電圧）よりも低下したときは、ｅ７は帰線
期間と走査期間の全期間にかけて零電圧となるので、Ｃ
１１は正電圧（正の直流電圧）となり、高圧出力電圧Ｅ
Ｈが大きく降下するにもかかわらず電圧ｅ、□が多倍圧
回路４６に加えられないという不都合を生じる。

本実施例では、かかる不都合を第１のトランジスタ４７
を設けることによって次のように解消している。第３図
にはこの第１のトランジスタ４７を設けたときの各回路
部分の波形がｅｈくＯの条件のもとで示されている。こ
のｅ、＜０のもとでは、第１のトランジスタ４７のベー
ス側には固定抵抗器２９の出力端側から走査１υ１間が
正の電圧で、帰線期間が零電圧となるパルスｅｅ　　（
第２図（ｉ））が印加されている。したがって、第１の
トランジスタ４７は帰線力１間Ｔ、、でカットオフとな
り、同トランジスタのコレクタ電圧は正電圧となる。つ
まり、ドライブトランジスタ３４０ベースには帰線期間
Ｔ、で正となるパルスｅａが印加されることとなり、そ
の結果、同ドライブトランジスタ３４はオン動作して帰
線期間の全期間にかけてゲートを開く。−方、このとき
、スイッチングトランジスタ４３のベースには帰線期間
の始点を起点とするパルス電流１２　　（第３図（Ｃ）
）が流れる。これに伴いこの■２のパルス区間とほぼ同
一の区間、スイッチングトランジスタ４３のコレクタ側
にパルス電流■。

（第３図（ｄ））が流れる。この結果、１１のパルス幅
に対応する加算電圧ｅ１の成分（第３図（ｅ）の波形の
斜線部分）が多倍圧回路４６を介して高圧コイル１２に
加えられるのである。

しかしながら、−Ｓ的なドライブトランス４２を用いて
スイッチング回路２３を構成する場合、■。

のパルスの終点位置がｅ、のパルスのピーク位置よりも
十分に手前になってしまい（スイッチングトランジスタ
４３のオン期間が短かすぎるため）、高圧コイル１２に
加える電圧ｅ１□を大きくできないという不都合が生じ
る。もちろん、ドライブトランス４２のコイルの巻数を
大きくしたり、あるいはコアを大きくすればＩ、のパル
ス幅が大きくなり、加える電圧ｅ１２を大きくできるが
、そうすると、ドライブトランス４２の容量が大きくな
り、しかも動作時間が長くなるため、同ドライブトラン
ス４２やスイッチングトランジスタ４３からの発熱や消
費電力も大きくなり、また、ドライブトランス４２も高
価なものになってしまうという新たな問題が生じる。

本実施例ではこのような問題を効果的に解消するため、
微分回路５０と第２のコンデンサ５６とを設けている。

第４図にはこの微分回路５０と第２のコンデンサ５６と
を設けた場合におけるｅｈ＜０の条件下での各回路部分
の波形が示されている。このｅｂ＜０の条件下において
、微分回路５０はクリップ回路３３からの出力電圧ｅ、
を微分し、第４図（ｆ）に示す微分出力ｅ１３を第２の
トランジスタ４８のベースに加える。

第２のトランジスタ４８は微分出力ｅ１３の動作電圧Ｅ
　ｌ　：ｌで、つまり帰線期間Ｔ、の始点位置からΔｔ
　Ｉ’３の区間でオンする。この第２のトランジスタ４
ＢがオンしているΔｔ１３の区間ではドライブトランジ
スタ３４はカットオフとなるのでスイッチングトランジ
スタ４３もオフ状態となる。一方、Δｔｅ１の期間を過
ぎるとＣ１３の電圧はＥ＋ユよりも低下するから、第２
のトランジスタ４８はカットオフとなり、これに伴いド
ライブトランス４２がオンし、スイッチングトランジス
タ４３のベースにパルス電流■！　（第４図（Ｃ））が
流れ、同トランジスタ４３はコレクタ側のパルス電流１
．　　（第４図（ｄ））が流れる区間だけオンする。こ
の結果、この１１のパルス区間に対応する加算電圧ｅ＋
　　（第４図（ｅ））の波形部分（斜線部分）の電圧ｅ
１２が多倍圧回路４６に加えられるのである。このよう
に、微分出力ｅｌｌによってスイッチングトランジスタ
４３のオン位置をずらし、１．の波形のピークと０１の
波形のピークとを一致させた状態でスイッチングトラン
ジスタ４３をオン動作させることにより、大型でない−
船釣なドライブトランス４２を使用した場合でも大きな
加算電圧ａｌｌを多倍圧回路を介して高圧コイルに加え
ることができ、前記ドライブトランス４２を大型化する
ことに伴う発熱等の諸問題を効果的に解消することがで
きる。

上記のように本実施例では、スイッチング回路２３のス
イッチングトランジスタ４３のオン動作により加算電圧
が多倍圧回路４６に加えられるが、スイッチングトラン
ジスタ４３には高圧の加算電圧ｅ。

が加わることから、高耐圧のトランジスタが使用される
。一般に、高耐圧のトランジスタはその特性上ベース・
エミッタ間に蓄えられたキャリアが抜けにくいという性
質があるために、オフスピード、すなわち、ストレージ
タイムが極めて長いという欠点がある。このストレージ
タイムが長いと、フライバックトランスの二次側に発生
するパルス電圧は交流であるため、加算電圧発生コイル
２１で発生する加算電圧ｅ１のプラス側のパルス区間（
帰線区間）が短い場合には、このプラスのパルス区間内
でスイッチングトランジスタ４３のベース・エミッタ間
に蓄えられたキャリアが抜け切らないという問題が生じ
る。そうすると、この抜け切らないで残ったキャリアは
マイナスのパルス区間（走査期間）ではそのまま保持さ
れることになる。

例えば、第２図のむ、〜む、の区間では前記プラスのむ
、〜Ｌ４の期間で抜け切らなかったベース・エミッタ間
のキャリアがそのまま保持されているので、次のプラス
のむ、のパルス区間に入ったときにトランジスタ４３が
オンしてしまう、つまり、本来ならばｔ？のときにオン
すべきところをり。

の時点でオン動作をしてしまうという不都合が生じる。

このように、ストレージタイムが長く、ベース・エミッ
タ間のキャリアがプラスのパルス区間で抜け切らない場
合には過渡応答性が悪くなるばかりでなく、スイッチン
グトランジスタ４３を発熱させるという別の問題も生じ
る。

本実施例ではこのような問題を解消するために、スイッ
チングトランジスタ４３のコレクタ・エミッタ間に直流
電源６１を設け、常時スイッチングトランジスタ４３に
プラスの直流電圧を印加するようにしている。このよう
に、プラスの直流電圧を印加すれば、スイッチングトラ
ンジスタ４３のベース・エミッタ間に蓄えられたキャリ
アの抜け出しを促進することになり、たとえ、万が一加
算電圧ｅｌのプラスのパルス区間内でキャリアが抜け切
らない場合においても、加算電圧ｅ、のマイナスのパル
ス区間（走査期間）で前記直流電源６１から加えられる
プラスの直流電圧によってキャリアの抜け出しが引続き
行われることとなり、したがって、スイッチングトラン
ジスタ４３のベース・エミッタ間に蓄えられたキャリア
は次のプラスのパルス区間ｔ−に至るまでには完全に抜
け出しが完了しており、したがって、次のプラスのパル
ス区間においては、正しいＬ７の時点でスイッチングト
ランジスタ４３のオン動作が行われるのである。

このように、本実施例においては、スイッチングトラン
ジスタ４３のオフスピードが速くなり、ベース・エミッ
タ間に蓄えられたキャリアの抜け出しが完全に行われる
から、過渡応答性の改善が達成され、同時に、残留キャ
リアに起因するスイッチングトランジスタ４３の発熱を
効果的に防止することが可能になる。

ところで、多倍圧回路４６はスイッチング回路２３から
加えられる電圧ｅ＋ｚを次のように昇圧してフライバッ
クトランス２の高圧コイル１２に加える。

この昇圧動作を、第１図の回路を抜き出して示されてい
る等測的な第５図〜第７図に基づいて説明すると、まず
、帰線期間Ｔｒにおいて、第５図のａのルートで電流が
流れ、第２のコンデンサ５６にＥ１□の電圧が充電され
る（　Ｅ　ｌ□は電圧６１ｔのピークの電圧値である）
。次に走査期間においては、第６図に示すｂのルートで
電流が流れ、第１のコンデンサ５５にＥ１□＋Ｅ１□の
電圧が充電される６次に再び帰線期間になると、第５図
のＣのルートで電流が流れ、第３のコンデンサ５７には
Ｅ＋ｚの電圧と第１のコンデンサ５５の電圧との加算電
圧に相当する電圧が充電される。このような昇圧動作の
繰り返しにより最終的に第３のコンデンサ５７には２（
Ｅ＋ｚ十ＥＮ　）の電圧が充電され、この電圧が高圧コ
イル１２に加えられる。このＥ８の電圧は加算電圧ｅ、
の波形の負の成分の電圧である。つまり、第１図の回路
で、多倍圧回路４６は２倍圧回路として機能している（
交流成分を含めれば３倍圧回路として機能するが、Ｅ、
はＥ＋□に較べ十分に小さいので無視してよく、フライ
バックトランスの回路では２倍圧回路と考えてよい）。

なお、スイッチングトランジスタ４３のカットオフ時に
は第７図に示すようなルートで高圧電流■、が流れる。

ところで、回路動作に際し、高圧出力電圧Ｅ。

が補正範囲を越えて大きくなった場合にも高圧出力電流
を流す必要がある場合があり、本実施例では、アノード
をＡＢＬ側に、カソードを第１のダイオード５１のカソ
ードと第２のダイオード５２のアノードの接続部にそれ
ぞれ接続するダイオード５８を配置することで、その目
的を達成している。

上記のように、末弟１の実施例によれば、高圧出力電圧
Ｅｏの降下量に対応してスイッチング回路２３のゲート
を開く時間△１＋を制御しているから、Ｅ、の降下量が
大きければそれだけゲートを開いている時間も長くなる
ので、そのＥＨに加算される電圧ｅ１□も大きくなり、
ＥＨを一定化する方向に回路が動作する。この高圧出力
電圧Ｅｏの安定化の動作に際し、検出電圧ｅ、が基準電
圧ｅ５の三角波の始点位置よりも低下したとき、つまり
ｅ＆　＜ｏになったときには微分回路５０と第２のトラ
ンジスタ４８との協働によって、スイッチングトランジ
スタ４３のオン動作位置が帰線期間の始点位置からΔｔ
ｌｌだけずらされ、ｅｌの波形のピークとコレクタ側の
電流１＋の波形のピークが一致する位置でそのＩ、の短
いパルス幅だけスイッチングトランジスタ４３のゲート
が開くように制御されるものであるから、スイッチング
トランジスタ４３のオン時間が短いにもかかわらず大き
な電圧ｅｌが多倍圧回路４６を介して高圧コイル１２に
加えられることとなり、高圧出力電圧Ｅｌ＋の象、激な
減少は効果的に防止される。また、この場合、スイッチ
ングトランジスタ４３を帰線期間Ｔ７の全区間に渡って
オンさせているのでなく、第２のトランジスタ４８がオ
ンしている期間はスイッチングトランジスタ４３はオフ
するのでスイッチングトランジスタ４３が最大限オン動
作できる区間は第２図のΔＬ３に限定される。このよう
にスイッチングトランジスタ４３のオン期間を短く限定
することにより、同トランジスタ４３やドライブトラン
ス４２からの発熱を小さくでき、また、消費電力の節減
を図ることができ、さらに、容量の小さいドライブトラ
ンス４２によってもＥｌ＋の安定化の目的を十分に達成
することができる。

また、スイッチング回路２３のスイッチ動作はスイッチ
ングトランジスタ４３のオン・オフ動作によって行われ
るが、本実施例では、スイッチングトランジスタ４３の
コレクタ・エミッタ間を直流電源６１によって常時正に
バイアスしているから、ストレージタイムが極めて短く
、つまり、オフスピードが速くなるので、ベース・エミ
ッタ間に蓄えられるキャリアの抜き出しを確実に行うこ
とが可能となり、信頬性の高いスイッチング動作を行う
ことが可能となる。さらに、スイッチングトランジスタ
４３に加える電圧ａｌｌをドライブトランス４２で昇圧
して加えているから、スイッチングトランジスタ４３の
耐圧を超耐圧のものにしなくてもよく、いわゆるＶ　Ｃ
ＩＯ規格上、約１５００〜２５００　Ｖ程度の耐圧を有
する製品で十分目的を達成でき、使用するトランジスタ
４３のコスト低減とトランジスタ形状の小型化を図るこ
とが可能となる。また、本実施例のようにドライブトラ
ンス４２を設けることによりドライブトランジスタ３４
のパワーロスを小さくすることができる。

第８図には本発明に係る高圧発生回路の第２の実施例が
示されている。この第２の実施例は前記第１の実施例と
ストレージタイム調整用電源回路６０の構成が異なって
おり、それ以外の回路構成は前記第１の実施例の回路構
成と同一でありこの共通する回路部分の重複説明は省略
する。

第８図において、ストレージタイム調整用電源回路６０
は電源電圧を発生する電源コイル６２と、整流回路６３
と、電流制限抵抗器６４と、ダイオード６５とによって
構成されている。前記電源コイル６２はフライバックト
ランス２のコア１０に巻回されておリ、フライバックパ
ルスと相似形の電圧パルスを発生する。整流回路６３は
ダイオード６６とコンデンサ６７との直列接続体によっ
て構成され、ダイオード６６のアノード側は前記電源コ
イル６２の一端側に接続され、整流回路６３のコンデン
サ６７側の端末部は電源コイル６２の他端側とスイッチ
ングトランジスタ４３のエミッタ側との共通接続部側に
接続されている。そして、ダイオード６６とコンデンサ
６７との接続部分には電流制限抵抗器６４の一端側が接
続され、この抵抗器６４の他端側にはダイオード６５の
アノード側が接続されている。そしてダイオード６５の
カソード側はスイッチングトランジスタ４３のエミッタ
側に接続されている。

この第２実施例の回路においては、電源コイル６２で発
生したパルス電圧は整流回路６３によって直流に整流さ
れ、この正の直流電圧はスイッチングトランジスタ４３
のコレクタ・エミッタ間に加えられるのである。このよ
うに、スイッチングトランジスタ４３のコレクタ・エミ
ッタ間には正の直流電圧がバイアスされるから、前記第
１の実施例の場合と同様に、スイッチングトランジスタ
４３のオフスピードが速められ、過渡応答性の改善が図
られるのである。

なお、本発明は上記第１および第２の各実施例に限定さ
れることはなく、様々な実施の態様を採り得る。例えば
、上記各実施例では、スイッチング制御回路５９を矩形
波出力回路２７と、積分回路３１と、比較増幅器２２と
、反転増幅器５４と、トランジスタ制御回路３９とによ
って構成しているが、このスイッチング制御回路５９は
高圧出力電圧の低下量に応じてスイッチングトランジス
タ４３のオン期間を制御する回路であれば他の回路構成
とすることが可能である。

また、上記各実施例では多倍圧回路４６として２倍圧回
路を用いているが、これを３倍圧、４倍圧等、異なる倍
圧の回路によって構成してもよく、場合によっては、こ
の多倍圧回路４６を省略することもできる。

また、第１図の回路で、高圧コイル１２を多層の積層巻
きにしてもよ（、このときは、第９図に示すように、各
層のコイル間にダイオード１７を介設することになる。

さらに、上記各実施例において、電圧検出部９は高圧出
力電圧Ｅｏを直接取り出して検出電圧ｅ、を得ているが
、高圧出力電流を取り出して間接的に検出電圧ｅ６を得
るようにしてもよい、この場合は、取り出した高圧出力
電流をＡＢＬ側から抵抗器を介して比較増幅器２２に導
入することになり、多少の回路変更が必要になる。

〔発明の効果〕

本発明は以上説明したように、高圧電流ＩＮが流れるこ
とによる高圧出力電圧Ｅ１１の低下を、その電圧低下分
に対応した期間スイッチングトランジスタをオンさせて
ゲートを開き、加算電圧を高圧出力コイルに加えるもの
であるから、電圧低下分に相当する加算電圧が高圧コイ
ルに補充されることとなり、これにより高圧出力電圧の
安定化が図れ、画面の歪みを効果的に防止することがで
き、さらに、高圧発生回路の出力インピーダンスを極め
て小さくすることができるので、画質の高精細化の要求
に十分応え得るものとなる。また、この高圧出力電圧の
安定化動作に際しスイッチングトランジスタのコレクタ
・エミッタ間にはキャリアの抜け出しを促進するバイア
ス電圧が印加されているから、スイッチングトランジス
タの過渡応答性が改善され、これにより、画面の歪みに
よる曲がりを大幅に小さくすることが可能となる。しか
も、スイッチングトランジスタのオン・オフスピードが
速くなるから、不要なストレージタイムによるスイッチ
ングトランジスタの発熱を減少させることが可能となり
、これにより、放熱板を省略もしくは小さくすることが
できる。

また、高圧出力電圧の制御をフライバックトランスの高
圧側（二次側）で行っているため、偏向コイルの電圧変
動等に悪影響をおよぼすこともなく、したがって、画面
が劣化することもない。

さらに、本発明は帰線期間内でスイッチングトランジス
タのオン動作を制御することができるものであるから、
スイッチング回路のスイッチノイズが画面に現れる心配
もな（、そのうえ、スイッ子制御のため使用するトラン
ジスタ等の発熱も少なくできる。

さらに、本発明では、加算電圧発生コイルをフライバッ
クトランスのコアに巻装して設けることができるから、
このコアを境界として回路全体をホット側とコールド側
に交流的に絶縁することが容易となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示す回路の各部の波形図、第３図は微分回路と
第２のトランジスタとが無い場合のｅｈ〈０の条件下に
おける各回路部分の動作波形図、第４図は微分回路と第
２のトランジスタが設けられている第１図の回路のｅａ
　＜Ｏの条件下における各回路部分の動作波形図、第５
図乃至第７図は多倍圧回路の動作説明図、第８図は本発
明の第２の実施例を構成するストレージタイム調整用電
源回路の回路図、第９図は従来の高圧発生回路を示す回
路図、第１０図は積層タイプの高圧コイルを用いたフラ
イバックトランスの半断面図、第１１図は第１Ｏ図に示
す高圧コイルの結線図、第１２図はブラウン管のアノー
ドに加える高圧出力電圧ＥＨと高圧電流ＩＩＩとの関係
を高圧コイルが積層巻きの場合とセクション巻きの場合
とで比較した特性比較図、第１３図は高圧出力電流■□
の分流手段が設けられている第９図の回路の高圧出力電
圧ＥＨと高圧電流Ｉ　１１との関係を示す特性図である
。 １・・・水平偏向出力回路、２・・・フライバックトラ
ンス、３・・・基準電圧発生回路、４・・・水平出力ト
ランジスタ、５・・・ダンパーダイオード、６・・・共
振コンデンサ、７・・・水平偏向コイル、８・・・３字
補正コンデンサ、９・・・電圧検出部、１０・・・コア
、１１・・・低圧コイル、１２・・・高圧コイル、１３
・・・入力電源、１４・・・高圧整流ダイオード、１５
・・・ブラウン管、Ｉ６・・・アノード、１７・・・ダ
イオード、１８・・・固定抵抗器、１９・・・入力タッ
プ、２０・・・可変抵抗器、２１・・・加算電圧発生コ
イル、２２・・・比較増幅器、２３・・・スイッチング
回路、２４・・・出力タップ、２５・・・制御電圧発生
コイル、２６・・・整流器、２７・・・矩形波出力回路
、２８．２９・・・固定抵抗器、３０・・・トランジス
タ、３１・・・積分回路、３２・・・増幅器、３３・・
・クリップ回路、３４・・・ドライブトランジスタ、３
５．３６・・・ダイオード、３７．３８・・・抵抗器、
３９・・・トランジスタ制御回路、４０・・・コンデン
サ、４１・・・駆動電源、４２・・・ドライブトランス
、４３・・・スイッチングトランジスタ、４４・・・−
次コイル、４５−・・二次コイル、４６・・・多倍圧回
路、４７・・・第１のトランジスタ、４８・・・第２の
トランジスタ、５０・・・微分回路、５１・・・第１の
ダイオード、５２・・・第２のダイオード、５３・・・
第３のダイオード、５４・・・反転増幅器、５５・・・
第１のコンデンサ、５６・・・第２のコンデンサ、５７
・・・第３のコンデンサ、５８・・・ダイオード、５９
・・・スイッチング制御回路、６０・・・ストレージタ
イム調整用電源回路、６１・・・直流電源、６２・・・
電源コイル、６３・・・整流回路、６４・・・電流制限
抵抗器、６５．６６・・・ダイオード、６７・・・コン
デンサ。 羊３　ロ

Claims (1)

【特許請求の範囲】
1. 水平偏向出力回路から加えられるフライバックパルスを
   フライバックトランスで昇圧し、高圧出力電圧を同トラ
   ンスを構成する高圧コイルの高圧側からブラウン管のア
   ノードに加える高圧発生回路において、フライバックト
   ランスのコアに巻装され加算電圧を発生する加算電圧発
   生コイルと、スイッチングトランジスタを含み該スイッ
   チングトランジスタのオン期間だけゲートを開いて前記
   加算電圧発生コイルで発生した加算電圧を高圧出力電圧
   に加えるスイッチング回路と、高圧出力電圧の変化を検
   出し高圧出力電圧の低下量が大きくなるにしたがい前記
   スイッチングトランジスタのオン動作期間を長く制御す
   るスイッチング制御回路と、前記スイッチングトランジ
   スタのコレクタ・エミッタ間に直流のバイアス電圧を加
   えキャリアの抜け出しを促進してスイッチングオフスピ
   ードを速めるストレージタイム調整用電源回路と、を有
   することを特徴とする高圧発生回路。