JPH01300767A

JPH01300767A - 高圧発生回路

Info

Publication number: JPH01300767A
Application number: JP63131934A
Authority: JP
Inventors: Hiroshi Ikeuchi; 博池内
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1988-05-30
Filing date: 1988-05-30
Publication date: 1989-12-05
Anticipated expiration: 2009-10-12
Also published as: KR960008386B1; KR890017938A; JPH0681265B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ブラウン管のアノードに加える高圧出力電圧
の安定化手段を備えた高圧発生回路に関するものである
。

〔従来の技術〕

第１０図には従来の高圧発生回路が示されている。

この高圧発生回路は水平偏向出力回路１と、フライバッ
クトランス２とを備えている。

水平偏向出力回路ｌは、水平出力トランジスタ４と、ダ
ンパーダイオード５と、共振コンデンサ６と、水平偏向
コイル７と、３字補正コンデンサ８とからなる。水平出
力トランジスタ４は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、ダンパー
ダイオード５との協同によって水平偏向コイル７に鋸歯
状波電流を加える。その一方において、共振コンデンサ
６と水平偏向コイル７はその共振作用によってフライバ
ックパルスを発生させ、これをフライバックトランス２
に加える。

フライバックトランス２はコア１０に低圧コイル１１と
高圧コイル１２を巻装したものからなり、低圧コイル１
１の一端は水平出力トランジスタ４のコレクタ側に接続
され１．また、同コイル１１の他端は入力電源１３に接
続されている。そして、高圧コイル１２の高圧側は高圧
整流ダイオード１４を介してブラウン管１５のアノード
１Ｇに接続され、同コイル１２の他端はＡ　Ｂ　Ｌ　（
Ａｕｔｏｍａｔｉｃ　Ｂｒｉｇｈｔｎｅｓｓ　Ｌｉｍ１
ｔｅｒ）側に接続されている。このフライバックトラン
ス２は水平偏向出力回路１から加えられるフライバック
パルスを昇圧してその昇圧出力（高圧出力電圧）をブラ
ウン管１５のアノード１６に加えるものである。

一般に、高圧コイル１２を第１０図〜第１２図に示すよ
うにダイオード１７を介して多層に積層巻きし、各層間
のコイルを同一巻数、同一巻幅、同一巻線ピッチで巻き
、かつ、各層の巻き終りと次の層の巻き始めとを前記ダ
イオード１７で同一極性にすれば、交流的には各層のコ
イル間で電位差が零となる。したがって、各層間の絶縁
処理は直流の電位差だけを考えればよく、誘電体損によ
る発熱を考慮する必要がないから、その絶縁処理は容易
となる。

また、前記のように高圧コイル１２を多層巻きにすれば
、低圧コイル１１と高圧コイル１２との絶縁距離を他の
セクション巻きコイル等と比較して小さくできるから、
コイル最外層の仕上り外径も小さくできる。その結果と
して、第１３図に示すように、高圧コイル１２のリーケ
ージインダクタンスを小さくできるという利点があり、
かかる理由から、同コイル１２を多層巻きタイプとした
フライバックトランス２が広く使用されている。

ところが、第１３図に示すように、高圧コイル１２を多
層巻き（積層巻き）にしただけでは同コイル１２からブ
ラウン管１５のアノード１６に流れる高圧出力電流Ｉ　
ＩＩがＯ〜２００μＡの範囲で急激に変動し、好ましく
ない現象が生じる。そこで、近年においては、第１０゛
図に示すように、高圧出力側（ブラウン管１５のアノー
ド側）とアース間に固定抵抗器１８と可変抵抗器２０と
を直列に配置し、高圧出力電流１、の約１０％の電流を
分流し、第１４図に示すように、前記高圧出力電流の急
変動を防止している。

すなわち、第１３図および第１４図に示す特性図におい
て、高圧出力電流１１１の可変設定範囲がＯ〜１０００
μＡの範囲に設定されているとすれば、高圧出力電流■
８の分流手段を講じない場合、出力インピーダンスＺ　
ｏ＋は第１３図からＺ、、＝　（２７−２５）ＫＶ／　
１０００　ｕ　Ａ　＝　２　ＭΩとなる。これに対し、
Ｉｎの分流手段を講じれば、出力インピーダンスＺＩ１
１ｚは第１４図から、２．２＝　（２６，１−２４，９
）　ＫＶ／１０００μＡ＝１．２　ＭΩとなり、出力イ
ンピーダンスのかなり大幅な改善が図られたことになる
。

〔発明が解決しようとする課題〕

しかしながら、今日においては、ブラウン管１５の画質
に対する高精細化の要請がますます強くなり、出力イン
ピーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器１８と可変抵抗器２０を介して！、の分流を図る方
法は、かかる要望にすでに応えられなくなっており、も
はや市場に受は入れられなくなりつつある。

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧出力電流の変化に対して高圧
電圧の安定化、を図ることができる高圧発生装置を提供
することにある。

（課題を解決するための手段］本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバックトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、この加算電
圧発生コイルで発生した加算電圧を制御し、前記高圧出
力電圧の降下量が大きくなるにしたがって大きくなる補
正電圧を出力する加算電圧制御回路と、複数のコンデン
サとダイオードを有して構成され前記加算電圧制御回路
からの補正電圧を昇圧してその昇圧出力を高圧コイルを
介してブラウン管のアノードに加える多倍圧回路と、高
圧コイルからブラウン管のアノードに高圧出力電流が流
れている最中に突然その高圧出力電流がほぼ零に急減し
たときに前記多倍圧回路のコンデンサのうちで充電され
たままになっているコンデンサの電荷を放電させる放電
回路と、を含むことを特徴として構成されている。

〔作用〕

上記のように構成されている本発明において、輝度上昇
調整等によりブラウン管のアノード−・高圧出力電流が
流れると高圧出力電圧が低下する。

加算電圧制御回路は前記高圧出力電圧の降下量に基づい
て加算電圧発生コイルで発生する加算電圧を制御し、該
高圧出力電圧の降下量に対応した補正電圧、すなわち、
電圧降下量が大きくなればそれに応じて大きな補正電圧
を多倍圧回路に加える。

多倍圧回路はこの補正電圧を昇圧して高圧コイルに加え
る結果、前記高圧出力電圧の降下分が補充され、高圧出
力電圧の安定化が行われる。

また、回路動作中、ブラウン管の画面が例えば最大限間
るい状Ｂ（高圧出力電流が最大限流れている状Ｂ）から
急に暗くなるような場合（高圧出力電流が零になる場合
）に、多倍圧回路に含まれる複数のコンデンサのうち、
電荷が充電されたままになっているものがあっても、こ
のコンデンサの電荷は放電回路によって速やかに放電さ
れる。

したがって、コンデンサ側から加算電圧制御回路を構成
するトランジスタ等の回路素子に逆耐圧以上の高電圧が
かかることがなく、当該回路素子の保護が図られること
になる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。なお
、本実施例の説明において、従来例と同一の回路部分に
は同一符号を付し、その重複説明を省略する。

第１図には本発明の一実施例を示す回路構成が示されて
いる。

本実施例が従来例と異なる特徴的なことは、基準電圧発
生回路３と、電圧検出部９と、加算電圧発生コイル２１
と、比較増幅器２２と、スイッチング回路２３と、スイ
ッチング動作制御回路３９と、多倍圧回路４６と、放電
回路６０とが設けられていることである。このうち、基
準電圧発生回路３と、電圧検出部９と、加算電圧発生コ
イル２１と、比較増幅器２２と、スイッチング回路２３
と、スイッチング動作制御回路３９との結合体が加算電
圧制御回路を構成している。

前記加算電圧発生コイル２１は、フライバックトランス
２のコア１０に他のコイルと絶縁して巻装されるもので
、そのコイル２１の巻き始め端側には入力タップ１９が
設けられており、また、同コイル２１の出力端側（巻き
終り側）には出力タップ２４が設けられている。この出
ノｊタップ２４は、同コイル２１で発生した加算電圧を
出力するものである。

一方、高圧コイル１２の高圧側（高圧整流グイオード１
４のカソード側）には固定抵抗器２８の一端が接続され
、同抵抗器２８の他端側にはフォーカス出力調整用の可
変抵抗器ＶＲ，，スクリーン電圧調整用の可変抵抗器Ｖ
Ｒ，，高圧出力電圧調整用の可変抵抗器ＶＲ，が順に直
列接続されており１．そのうち、固定抵抗器２８と可変
抵抗器ＶＲ，，ＶＲ５の部分はフォーカスパックの回路
部分となっており、また、可変抵抗器ＶＲ，は高圧出力
電圧Ｅ□の電圧検出部９を構成している。そして、可変
抵抗器ＶＲ，の他端側は基準電位（図ではアース側）に
接続されている。

前記可変抵抗器ＶＲ，はその摺動端子により高圧出力電
圧Ｅｏを検出し、この検出電圧ｅ、を比較増幅器２２の
プラス側の入力端子に加えている。

前記基準電圧発生回路３は制御電圧発生コイル２５と、
整流器２６と、矩形波出力回路２７と、固定抵抗器２９
と、積分回路３１とからなり、前記矩形波出力回路２７
は増幅器３２とクリップ回路３３からなる。

制御電圧発生コイル２５はフライバックトランス２のコ
ア１０に他のコイルと絶縁させて低圧側に巻装され第２
図（ａ）に示すフライバックパルス波形の制御電圧ｅ２
を発生する。この制御電圧発生コイル２５の高圧側（巻
き終わり側）は基準電位（図ではアース側）に接続され
ており、同コイル２５の低圧側（巻き始め側）は固定抵
抗器２９を介して増幅器３２のマイナス側端子に接続さ
れている。なお、増幅器３２のプラス側端子は基準電位
（図ではアース側）に接続されており、また、増幅器３
２のプラス側端子とマイナス側端子間にはマイナス側端
子の方をカソード側にして整流器（図ではダイオード）
２６が接続されている。尚、増幅器３２の入力がトラン
ジスタのベースで構成されている場合は、そのトランジ
スタのベースへ・エミッタ間の等価ダイオードにより入
力波形を整流するので、整流器２６は不要となる。

前記整流器２６は制御電圧発生コイル２５で発生した電
圧ｅ２を整流して（負の成分をカットして）電圧ｅｚの
正の成分のみを増幅器３２の反転入力端、すなわち、マ
イナス側端子に入力する。増幅器３２はこの入力電圧を
増幅してその出力をクリップ回路３３へ加える。クリッ
プ回路３３は前記増幅器３２によって増幅された電圧波
形の頭部を切断し、第２図（ｂ）に示すように、帰線期
間Ｔ１をパルス幅とする矩形波（本件明細書では、矩形
波は長方形の波形ばかりでな（正方形の波形をも含む広
い意味で使用している）の電圧ｅ、を作り出し、これを
積分回路３１に加えている。この積分回路３１は、矩形
波電圧ｅ、を帰線期間Ｔ、の期間に渡って積分し、第２
図（ｃ）に示すように帰線期間の始点の位置を零とし、
同期間の終点の位置でピーク値となる右上がりの波形を
作り出す。この場合、帰線期間Ｔ、を越える範囲は積分
が行われないから、波形はピーク位置から放電（積分回
路のコンデンサからの放電）等により電圧波形は右下が
りとなり、全体的に帰線期間Ｔ、の終点の位置でピーク
となる三角波（鋸歯状波）の電圧ｅ、が作り出される。

この三角波の電圧波形はいずれの帰線期間Ｔ、においで
も一定の形状を保つ。この三角波電圧ｅ、は比較増幅器
２２のマイナス側の入力端子に加えられる。

比較増幅器２２は三角波電圧ｅ、と前記電圧検出部９の
可変抵抗器ＶＲＩから加えられる検出電圧ｅ、とを比較
しく第２図（ｃ））　　、三角波電圧ｅ、が検出電圧ｅ
６を超える区間ΔＬだけ（図ではｔユ〜Ｌ５の区間とも
７〜も、。の区間）負（零を含む）の定電圧となり、そ
れ以外は走査期間をも含めて正の一定レベルの電圧とな
る制御信号ｅ、を反転増幅器５４に加える。そして、こ
の反転増幅器５４によって正負が反転された出力信号ｅ
、はスイッチング回路２３に加えられる。なお、本明細
書において、比較増幅器２２は三角波電圧ｅ、と検出電
圧ｅ６とを比較し、その差に対応する電圧を出力する機
能を備えた回路であれば名称の如何を問わずどのような
回路でもよく、例えば、差動増幅器、コンパレータ、演
算増幅器等、これらに準する各種の回路を包含する意味
で使用されている。

スイッチング回路２３は、ドライブトランジスタ３４と
、ダイオード３５．３６と、抵抗器３７．３８と、コン
デンサ４０と、駆動電源４１と、ドライブトランス４２
と、制御トランジスタ４３とからなる。ドライブトラン
ジスタ３４は、ベース側が反転増幅器５４の出力端に接
続され、また、エミッタ側は抵抗器３７およびコンデン
サ４０の一端側と駆動電源４１の負側との共通接続部に
接続されており、この共通接続部はさらに基準電位（図
ではアース側）に接続されている。前記抵抗器３７とコ
ンデンサ４ｏのそれぞれの他端側はダイオード３５のカ
ソード側に共通接続され、同ダイオード３５のアノード
側はドライブトランジスタ３４のコレクタとドライブト
ランス４２を構成する一次コイル４４の高圧側（巻き終
り側）との接続部に共通して接続されている。これら、
抵抗器３７と、コンデンサ４０と、ダイオード３５はス
ナバ回路を形成している。また、−次コイル４４の低圧
側（巻き始め側）は抵抗器３８を介して駆動電源４１の
正側に接続されている。

一方、ドライブトランス４２の二次コイル４５はその低
圧側（巻き始め側）が制御トランジスタ４３のベース側
に接続され、また、同コイル４５の高圧側（巻き終り側
）は制御トランジスタ４３のエミッタ側とダイオード３
６のアノード側との接続部に共通接続され、この共通接
続部はスイッチング回路２３の出力端となって多倍圧回
路４６の入力端に接続されている。制御トランジスタ４
３のコレクタ側はダイオード３６のカソード側に接続さ
れ、さらにこの両者４３．３６の接続部は加算電圧発生
コイル２１の出力タップ２４に接続されている。また１
、加算電圧発生コイル２１の低圧側（巻き始め側）は入
カタンブ１９を介してＡＢＬ側に通じている。

なお、前記ダイオード３６は制御トランジスタ４３のエ
ミッタ側からコレクタ側に逆向きの電流を流すためのも
のであり、したがって、制御トランジスタ４３がバイポ
ーラトランジスタ等、逆漏れ電流が流れる形式のトラン
ジスタによって構成されるときには必ずしもダイオード
３６は必要でなく、これを省略できる。このスイッチン
グ回路２３は制御信号ｅ７が零の電圧のとき、換言すれ
ば、反転増幅器５４からの出力信号ｅｔ＋が正の電圧の
とき、後述の所定期間ゲートを開いて第２図（ｍ）に示
すパルス電圧ｅ、□を多倍圧回路４６に加えるものであ
る。

スイッチング回路２３の入力端側にはスイッチング動作
制御回路３９が接続されている。このスイッチング動作
制御回路３９は第１のトランジスタ４７と、第２のトラ
ンジスタ４８と、微分回路５０とからなる。この両トラ
ンジスタ４７．４８のコレクタ同志は前記ドライブトラ
ンジスタ３４のベース側に共通接続され、また、両トラ
ンジスタ４７．４８のエミッタ同志はドライブトランジ
スタ３４のエミッタ側に共通接続されている。そして、
第１のトランジスタ４７のベースは前記固定抵抗器２９
の出力端側に接続され、また、第２のトランジスタ４８
のベースは微分回路５０を介してクリップ回路３３の出
力端に接続されている。

前記多倍圧回路４６は第１から第３の各ダイオード５Ｌ
　５２．５３と第１から第３の各コンデンサ５５゜５６
、５７とによって構成されている。前記第１のダイオー
ド５１のアノード側は前記制御トランジスタ４３のエミ
ッタ側に接続されており、同ダイオード５１のカソード
側は第２のダイオード５２のアノード側に、同ダイオー
ド５２のカソード側は第３のダイオード５３のアノード
側にそれぞれ接続されてダイオードの直列接続体が形成
されており、この第３のダイオード５３のカソード側は
高圧コイル１２の低圧側に接続されている。

また、第１のコンデンサ５５の一端側は前記制御トラン
ジスタ４３のエミンクと第１のダイオード５１のアノー
ド側との共通接続部に接続され、同コンデンサ５５の他
端側は第２のダイオード５２のカソード側と第３のダイ
オード５３のアノード側との接続部に接続されている。

そして、第２のコンデンサ５６の一端側は第１のダイオ
ード５１のカソードと第２のダイオード５２のアノード
との接続部に接続されており、また、第３のコンデンサ
５７の一端側は第３のダイオード５３のカソード側に接
続されており、これら、第２のコンデンサ５６と第３の
コンデンサ５７との他端側は共にＡＢＬ側に接続されて
いる。また、このＡＢＬ側にはダイオード５８のアノー
ド側が接続され、同ダイオード５８のカソード側は第１
のダイオード５１と第２のダイオード５２との接続部又
は第２のダイオード５２と第３のダイオード５３との接
続部（第１図では第１のダイオード５１と第２のダイオ
ード５２との接続部）に接続される。

また、前記放電回路６０は抵抗器６１とダイオード６２
によって構成されている。抵抗器６１の一端側は加算電
圧発生コイル２１の低圧端に接続され、他端側はダイオ
ード６２のアノードに接続されている。

そして、ダイオード６２のカソードは制御トランジスタ
４３のエミッタ側、つまり、多倍圧回路４６の入力端側
に接続されている。

本実施例は上記のように構成されており、以下、高圧出
力電圧Ｅ、の安定化作用について説明する。

ブラウン管１５の輝度を上げると、アノード１６に高圧
出力電流１．が流れ、高圧発生部の内部インピーダンス
等により、高圧出力電圧Ｅ）Ｉが降下し、これに伴い電
圧検出部９で検出される電圧ｅ６も低下する。この検出
電圧ｅ、が低下すると第２図（ｃ）に示すように、同検
出電圧ｅ６が積分回路３１で作り出される三角波電圧ｅ
、のピーク位置よりも下方に下がるから、帰線期間の△
Ｌ１の区間と帰線期間を越えた△Ｌｚ’の区間で三角波
電圧ｅ、が検出電圧ｅ、を超える。第２図（ｃ）ではｔ
：ｌ〜Ｌ５の期間で検出される検出電圧ｅ、よりもし７
〜ｔｏｏの期間で検出される検出電圧ｅ６の方が低下し
ている場合が示されており、検出電圧ｅｂ、つまり高圧
出力電圧ＥＨが低下すればするほど△１．（ただし、Δ
ｔ＝△Ｌ１＋Δｔ、２）の区間が広くなり、比較増幅器
２２から出力される制御信号ｅ７の負電圧（図では零の
電圧）の区間が広くなる（第２図（ｄ））。この制御信
号ｅ、は反転増幅器５４によって波形が反転され、その
出力電圧Ｃ８がスイッチング回路２３に加えられる。　
（この場合、Ｃ７の波形を反転増幅器５４で反転すると
ｅ′６の波形（第２図（ｅ））となるが、ｔ４〜む。

およびｔ、ｑ−Ｌｌｏの期間は走査期間Ｔ３に入ってい
るので、後述の如く、制御トランジスタ４３がカットオ
フするので、結果的にはＣ８の波形の電圧がドライブト
ランジスタ３４のベースに加えられるのと等価になる。

）以下、その出力電圧ｅ８がスイッチング回路２３に加
えられたときの回路動作を説明すると次のようになる。

まず、検出電圧ｅｂが三角波の電圧ｅ、の始点位置の電
圧（零電圧）とピーク値の電圧との間にあるときには、
帰線期間Ｔ、のＬ１〜ｔ、の期間において、三角波電圧
ｅ、よりも検出電圧ｅ（、の方が大きいから、反転増幅
器５４は零の電圧ｅ８をドライブトランジスタ３４のベ
ースに印加する。この結果、ドライブトランジスタ３４
はカットオフとなり、同トランジスタ３４のコレクタ電
圧ｅｌＯ（第２図（ｊ））は正電圧となる。この結果、
駆動電源４１からドライブトランス４２の一次コイル４
４に電流が流れず、同トランス４２はオフ動作となり、
これに伴い制御トランジスタ４３のベース電圧ｅｌ（第
２図（ｋ））は零となるので、制御トランジスタ４３は
カットオフしてゲートを閉じる。したがって、加算電圧
発生コイル２１から多倍圧回路４６に加算電圧ｅ、２（
第２図（ｍ））は加えられない。

次に、帰線期間Ｔ、のむ３〜Ｌ４の区間では、三角波電
圧ｅ５よりも検出電圧ｅ、の方が小さいから、制御信号
ｅ７はｔ、で下方に立ち上がり（本明細書では立ち上が
るという用語は上方に立ち上がるばかりでなく下方に立
ち上がる（立ち下がる）場合も含めて使用している）零
電圧となり、これに伴い反転増幅器５４は正の電圧ｅ８
をドライブトランジスタ３４のベースに加える。この結
果、同トランジスタ３４はオン動作し、駆動電源４１か
ら一次コイル４４に電流が流れる。そして、二次コイル
４５を介して制御トランジスタ４３のベースに正のパル
スａｌｌが印加され、同トランジスタ４３はオン状態と
なる。このとき、加算電圧発生コイル２１の出力端には
１０００　Ｖ前後のフライバックパルスｅｌ’（第２図
（Ｌ））が発生しており、この加算電圧ｅ、が出力タッ
プ２４から制御トランジスタ４３のコレクタに印加され
ている。

したがって、このし３〜Ｌ４の区間（Δむ、の区間）で
トランジスタ４３がオンしてゲートを開くから、ｅｌの
その区間の波形部分の波高値電圧ｅ１□（第２図（ｍ）
）が同トランジスタ４３のゲートを通ってエミッタ側か
ら多倍圧回路４６に加えられる。

次に、Ｌ４〜１Ｓの区間では前記も、〜ｔ４の区間の場
合と同様にｅｓ　＞ｅ、、の関係が成り立ち、制御１−
ランジスタ４３のベースに正のパルスｅＩＩが印加され
るが、このも４〜ｔ５の区間は走査期間に入っているた
め、同トランジスタ４３のコレクタ側は加算電圧ｅ、の
負の電圧成分Ｅ、が印加され、同トランジスタ４３はオ
フとなりゲートを閉じる。したがって、同トランジスタ
４３のエミッタ側から多倍圧回路４６に加えられる電圧
ｅ＋ｚは零となる。

次に、Ｌ５〜１ｂの区間ではｅ、＞ｅＳの関係となり、
ドライブトランジスタ３４および制御トランジスタ４３
はカットオフとなり、同トランジスタ４３がゲートを閉
じるから、多倍圧回路４６に加えられる電圧ｅ、□は零
となる。

以上のように、検出電圧ｅ、が電圧ｅ、の三角波の零電
圧とピーク値の電圧との間にあるときには、スイッチン
グ回路２３は帰線期間内で制御信号ｅ７が零の電圧とな
る位置（正の電圧から零電圧に負の方向に立ち上がる位
置）から帰線期間の終点の位置までの△む１の区間での
みゲートを開き、加算電圧Ｃ１のその区間の波形部分の
電圧ｅ１□を多倍圧回路４６に加えるのである。この場
合、高圧出力電圧Ｅ、が低くなればそれだけ△ｔｌの幅
が大きくなり、ゲートを開いている時間も長くなるから
、スイッチング回路２３から多倍圧回路４６に加えられ
る電圧ｅＩ２も大きくなる。

次に、検出電圧ｅｂが三角波電圧ｅ、のビーク値と等し
いか又はこれよりも大きいとき、つまり、高圧出力電圧
Ｅｌ＋に電圧降下がないときはｅ。

の三角波とｅ６とが交叉することはないので、制御信号
ｅ７のパルスは発生せず、同信号ｅ７は帰線期間Ｔ、、
から走査期間］゛６．にかけて正の一定レベルの電圧と
なる。

この結果、反転増幅器５４からの出力電圧ｅｌｌは零と
なり、ドライブトランジスタ３４および制御トランジス
タ４３はカットオフして多倍圧回路４６に電圧ｅ１２が
加えられることはない。

次に、検出電圧ｅ６が三角波電圧ｅ、の三角波の始点位
置の電圧（零電圧）よりも低下したときは、ｅ７は帰線
期間と走査期間の全期間にがけて零電圧となるので、ｅ
８は正電圧（正の直流電圧）となり、高圧出力電圧Ｅ　
１１が大きく降下するにもかかわらず電圧ｅ、□が多倍
圧回路４６に加えられないという不都合を生しる。

本実施例では、かかる不都合を第１のトランジスタ４７
を設けることによって次のように解消している。第３図
にはこの第１のトランジスタ４７を設けたときの各回路
部分の波形が６　ｂ　（Ｏの条件のもとで示されている
。このｅ６〈０のもとでは、第１のトランジスタ４７の
ベース側には固定抵抗器２９の出力端側から走査期間が
正の電圧で、帰線期間が零電圧となるパルスｅｑ　　（
第２図（ｉ））が印加されている。したがって、第１の
トランジスタ４７は帰線期間Ｔ、でカントオフとなり、
同トランジスタのコレクタ電圧は正電圧となる。つまり
、ドライブトランジスタ３４のベースには帰線期間Ｔ、
で正となるパルスｅＩｌが印加されることとなり、その
結果、同ドライブトランジスタ３４はオン動作して帰線
期間の全期間にかけてゲートを開く。

一方、このとき、制御トランジスタ４３のベースには帰
線期間の始点を起点とするパルス電流ｔｚ　　（第３図
（Ｃ））が流れる。これに伴いこのＩ２のパルス区間と
ほぼ同一の区間、制御トランジスタ４３のコレクタ側に
パルス電流１．（第３図（ｄ））が流れる。この結果、
Ｉ、のパルス幅に対応する加算電圧ｅ１の成分（第３図
（ｅ）の波形の斜線部分）が多倍圧回路４６を介して高
圧コイル１２に加えられるのである。

しかしながら、−船釣なドライブトランス４２を用いて
スイッチング回路２３を構成する場合、Ｉ１のパルスの
終点位置が０１のパルスのピーク位置よりも十分に手前
になってしまい（制御トランジスタ４３のオン期間が短
かすぎ）、高圧コイル１２に加える電圧ｅ＋ｚを大きく
できないという不都合が生じる。もちろん、ドライブト
ランス４２のコイルの巻数を大きくしたり、あるいはコ
アを大きくすれば１．のパルス幅が大きくなり、加える
電圧ｅ１□を大きくできるが、そうすると、ドライブト
ランス４２の容量が大きくなり、しかも動作時間が長く
なるため、同ドライブトランス４２や制御トランジスタ
４３からの発熱や消費電力も大きくなり、また、ドライ
ブトランス４２も高価なものになってしまうという新た
な問題が生じる。

本実施例ではこのような問題を効果的に解消するため、
微分回路５０と第２のコンデンサ５６とを設けている。

第４図にはこの微分回路５０と第２のコンデンサ５６と
を設けた場合におけるｅ６＜Ｑの条件下での各回路部分
の波形が示されている。このｅｈ＜０の条件下において
、微分回路５ｏはクリップ回路３３からの出力電圧ｅ、
を微分し、第４図（ｆ）に示す微分出力ｅ１３を第２の
トランジスタ４８のベースに加える。

第２のトランジスタ４８は微分出力ｅ１３の動作電圧Ｅ
１３で、つまり帰線期間Ｔ、、の始点位置からΔｔｌｆ
ｆの区間でオンする。この第２のトランジスタ４８がオ
ンしている△Ｌｌｆｆの区間ではドライブトランジスタ
３４はカットオフとなるので制御トランジスタ４３もオ
フ状態となる。一方、ΔＬＩ）の期間を過ぎるとｅｌ：
ｌの電圧はＥ　Ｉｆｆよりも低下するから、第２のトラ
ンジスタ４８はカットオフとなり、これに伴いドライブ
トランス４２がオンし、制御トランジスタ４３のベース
にパルス電流１ｚ　　（第４図（Ｃ）〕が流れ、同トラ
ンジスタ４３はコレクタ側のパルス電流Ｉｔ　　（第４
図（ｄ））が流れる区間だけオンする。この結果、この
１１のパルス区間に対応する加算電圧ｅ＋　　（第４図
（ｅ））の波形部分（傾斜部分）の電圧ｅ１□が多倍圧
回路４６に加えられるのである。このように、微分出力
ｅ１３によって制御トランジスタ４３０オン位置をずら
し、ｌ、の波形のピークとｅ、の波形のピークとを一致
させた状態で制御トランジスタ４３をオン動作させるこ
とにより、−Ｃ的な小型のドライブトランス４２を使用
した場合でも大きな加算電圧ｅ１□を多倍圧回路を介し
て高圧コイルに加えることができ、前記ドライブトラン
ス４２を大型化することに伴う発熱等の諸問題を効果的
に解消することができる。

多倍圧回路４６はスイッチング回路２３がら加えられる
電圧ｅ、□を次のように昇圧してフライバックトランス
２の・高圧コイル１２に加える。この昇圧動作を、第１
図の回路を抜き出して示されている等価的な第５図〜第
７図に基づいて説明すると、まず、帰線期間Ｔ１におい
て、第５図のａのルートで電流が流れ、第２のコンデン
サ５６にＥ＋ｚの電圧が充電される（　Ｅ　ｌｔは電圧
ｅｌｔのピークの電圧値である）。次に走査期間におい
ては、第６図に示すｂのルートで電流が流れ、第１のコ
ンデンサ５５にＥ＋ｚ＋Ｅ＋□の電圧が充電される。次
に再び帰線期間になると、第５図のＣのルートで電流が
流れ、第３のコンデンサ５７にはＥＩ２の電圧と第１の
コンデンサ５５の電圧との加算電圧に相当する電圧が充
電される。このような昇圧動作の繰り返しにより最終的
に第３のコンデンサ５７には２（ＥＩＺ＋Ｅ２）の電圧
が充電され、この電圧が高圧コイル１２に加えられる。

このＥ８の電圧は加算電圧ｅ、の波形の負の成分の電圧
である。つまり、第１図の回路で、多倍圧回路４６は２
倍圧回路として機能している（交流成分を含めれば３倍
圧回路として機能するが、ＥｓはＥ１□に較べ十分に小
さいので無視してよく、フライバックトランスの回路で
は２倍圧回路と考えてよい）。

なお、制御トランジスタ４３のカットオフ時には第７図
に示すようなルートで高圧電流■□が流れる。

一般にこの種の回路では、回路動作に際し、高圧出力電
圧Ｅｏが補正範囲を越えて大きくなった場合にも高圧出
力電流を流す必要がある場合があり、本実施例では、ア
ノードをＡＢＬ側に、カソードを第１のダイオード５工
のカソードと第２のダイオード５２のアノードの接続部
にそれぞれ接続するダイオード５８を配置することで、
その目的を達成している。

ところで、一般に、ブラウン管１５の画面が明るい状態
から突然に暗い状態に変化するような場合、換言すれば
、高圧出力電流がほぼ最大値から急に零に変化するよう
な場合には制御トランジスタ４３はカットオフとなる。

このカットオフ時には、多倍圧回路４６中の第２のコン
デンサ５６と第３のコンデンサ５７に充電されている電
荷は高圧コイル１２を通って直ぢに放電されるのである
が、第１のコンデンサ５５は第１図中、極板の右側がプ
ラスに、極板の左側がマイナス側となって電荷が充電さ
れているため、その充電電荷の放電ルートが閉ざされて
しまうという不都合が生じる。

このように放電ルートが閉ざされると、第１のコンデン
サ５５は最大充電電圧のままとなっているので、制御ト
ランジスタ４３には同コンデンサ５５の最大充電電圧と
加算電圧ｅ１との和の電圧が加わることとなり、制御ト
ランジスタ４３の逆耐圧が問題となる（制御トランジス
タ４３に逆耐圧以上の電圧がかかり、同トランジスタ４
３の破壊の問題が生じる）。

本実施例はこのような問題を防止する観点から放電回路
６０が設けられている。すなわち、この放電回路６０を
設けることにより、第８図に示すように、制御トランジ
スタ４３のカットオフ時には抵抗器６１．ダイオード６
２．第１のコンデンサ５５．第３のダイオード５３を順
に通る経路で、前記第１のコンデンサ５５に充電されて
いる電荷が速やかに放電されることとなり、前記制御ト
ランジスタ４３の逆耐圧上の問題は解消される。

ところで、前記放電回路６０には帰線期間と走査期間の
雨期間において電流ｉが流れ、この電流の流れによる抵
抗器６１での電力ロスが多少心配になる。

しかし、帰線期間においては、抵抗器６１の抵抗値を５
０にΩとしたとき、制御トランジスタ４３のカットオフ
時には多倍圧回路４６の出力端負荷インピーダンスは数
１００ＭΩにもなり、抵抗器６１の抵抗値は当該負荷イ
ンピーダンスに較べ十分に小さく、したがって、抵抗器
６１による消費電力はほとんど無視できる。

一方、走査期間においては第９図に示すルートで電流ｉ
が流れるが、このとき、加算電圧発生コイル２１で発生
する加算電圧Ｃ３のピーク間の電圧（電圧パルス波形の
山側のピークと谷側のピーク間の電圧）が１００ＯＶ程
度のとき、通常ｅ１の負の成分の電圧（抵抗器６１にか
かる電圧）ＥＮは約１００ｖであり、抵抗器６１の抵抗
値が５０にΩのとき、同抵抗器６１での電力ロスはせい
ぜい０．２　Ｗ程度と小さく、これも無視できる値であ
る。したがって、抵抗器６１での電力ロスは実際にはほ
とんど問題となることがない。

ヒ述したように、本実施例によれば、高圧出力電圧Ｅ、
の降下量に対応してスイッチング回路２３のゲートを開
く時間△む、を制御しているから、Ｅ、の降下量が大き
ければそれだけゲートを開いている時間も長くなるので
、そのＥ　１１に加算される電圧ｅｌ□も大きくなり、
Ｅ、を−走化する方向に回路が動作する。この高圧出力
電圧Ｅｌｌの安定化の動作に際し、検出電圧ｅ６が基準
電圧ｅ５の三角波の始点位置よりも低下したとき、つま
りｅ、〈０になったときには微分回路５０と第２のトラ
ンジスタ４８との協働によって、制御トランジスタ４３
のオン動作位置が帰線期間の始点位置から△ｔ、３だけ
ずらされ、ｅｌの波形のピークとコレクタ側の電流Ｉ、
の波形のピークが一致する位置でそのＩ、の短いパルス
幅だけ制御トランジスタ４３のゲートが開くように制御
されるものであるから、制御トランジスタ４３のオン時
間が短いにもかかわらず大きな電圧ｅｌＺが多倍圧回路
４６を介して高圧コイル１２に加えられることとなり、
高圧出力電圧ＥＨの象、激な減少は効果的に防止される
。また、この場合、制御トランジスタ４３を帰線期間Ｔ
、、の全区間に渡っ、てオンさせているのでなく、第２
のトランジスタ４８がオンしている期間は制御トランジ
スタ４３はオフするので制御トランジスタ４３が最大限
オン動作できる区間は第２回のΔＬ３に限定される。こ
のように制御トランジスタ４３のオン期間を短（限定す
ることにより、同トランジスタ４３やドライブトランス
４２からの発熱を小さくでき、また、消費電力の節減を
図ることができ、さらに、容量の小さいドライブトラン
ス４２によってもＥｌｌの安定化の目的を十分に達成す
ることができる。

また、スイッチング回路２３のスイッチ動作は制御トラ
ンジスタ４３のオン・オフ動作によって行われるが、オ
フ動作はたとえベース側に動作電圧ｅｌが印加されてい
ても走査！Ｉ１１間に突入することで自動的にオフ動作
となるので、スイッチングのオフ作用に関するかぎり、
トランジスタ４３の立ち下がり性能の良否は無関係とな
る。したがって、同トランジスタ４３の性能としてはオ
ン動作の立ち上がり性能のみを考慮すればよく、立ち下
がり性能の悪いトランジスタを使用しても良好なスイッ
チング動作を行い得る。さらに、制御トランジスタ４３
に加える電圧ｅ、をドライブトランス４２で降圧して加
えているから、制御トランジスタ４３の耐圧を高耐圧の
ものにしなくてもよく、いわゆる■。、。

規格上、約１５００　Ｖ程度の耐圧を有する一品で十分
目的を達成でき、使用するトランジスタ４３のコスト低
減とトランジスタ形状の小型化を図ることが可能となる
。また、本実施例のようにドライブトランス４２を設け
ることによりドライブトランジスタ３４のパワーロスを
小さくすることができる。

さらに、高圧出力電圧の制御をフライバンクトランスの
高圧側（二次側）で行っているため、偏向コイルの電圧
変動等に悪影啓をおよぼすこともなく、したがって、画
面が劣化するごともない。

さらに、本実施例は少ない回路構成で帰線期間内でのパ
ルス幅制御ができ、しかも、このパルス幅制御を帰線期
間内で行うものであるからスイッチング回路のスイッチ
ノイズが画面に現れる心配もなく、そのうえ、スイッチ
制御のため使用するトランジスタ等の発熱も少な（でき
る。

さらに、本実施例では、加算電圧発生コイルと、基ｔ＄
電圧発生回路に使用される制御電圧発生コイルとをフラ
イバックトランスのコアに巻装して設けることができる
から、このコアを境界として回路全体をホット側とコー
ルド側に交流的に絶縁することが容易となる。

さらに、本実施例のスイッチング回路のアースを必ずし
もＡＢＬ側のラインとする必要がないので、回路設計の
自由度を大きくすることが可能となる。

本発明は上記実施例に限定されることはなく、様々な実
施の態様を採り得る。例えば、第１図に示す回路中、固
定抵抗ｇ３２８１２９＋３８やスイッチング回路２３中
のスナバ回路を必要に応じ省略してもよい。

また、本実施例では多倍圧回路４６として２倍圧回路を
用いているが、これを３倍圧、４倍圧等、異なる倍圧の
回路によって構成してもよい。

さらに、上記実施例では加算電圧制御回路をパルス幅制
御方式の回路で構成しているが、これと異なり、他の方
式の回路で構成してもよい。

さらに、第１図の回路で、高圧コイル１２を多層の積層
巻きにしてもよく、このときは、第１０図に示すように
、各層のコイル間にダイオード１７を介設することにな
る。

さらに、上記実施例において、電圧検出部９は高圧出力
電圧Ｅ、を直接取り出して検出電圧ｅ。

を得ているが、高圧出力電流を取り出して間接的に検出
電圧ｅ、を得るようにしてもよい。この場合は、取り出
した高圧出力電流をＡＢＬ側から抵抗器を介して比較増
幅器２２に導入することになり、多少の回路変更が必要
になる。

さらに、上記実施例では放電回路６０を抵抗器６エとダ
イオード６２によって構成したが、他の回路、例えば、
−ａ的な特性をもつ通常のサーミスタや正特性サーミス
タ、あるいはツェナーダイオード等の回路素子を用いて
構成してもよい。

〔発明の効果〕

本発明は以上説明したように、高圧出力電流■イが流れ
ることによって高圧出力電圧Ｅ、が降下したときには、
加算電圧を制御し、その高圧出力電圧Ｅ□の降下分に対
応した補正電圧を多倍圧回路を介して高圧コイルに加え
るものであるから、電圧降下分に相当する電圧が高圧コ
イルに補充されることとなり、これにより高圧出力電圧
の安定化が図れ、画面の歪みを効果的に防止することが
できる。このことは、高圧発生回路の出力インピーダン
スを極めて小さくすることに結びつき、これにより、画
質の高精細化の要求に十分応え得るものとなる。

また、ブラウン管の画面が「明」から「暗」に急変した
ときに、多倍圧回路に電荷が充電されたままになってい
るコンデンサがあっても、このコンデンサの充電電荷は
放電回路によって速やかに放電されるから、加算電圧制
御回路中の例えばトランジスタ等の回路素子に大きな逆
耐圧以上の電圧が加わることがなく、これにより、当該
回路素子の保護を十分に図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す回路の各部の波形図、第３図は微分回路゛と第
２のトランジスタとが無い場合のＣｂ＜０の条件下にお
ける各回路部分の動作波形図、第４図は微分回路と第２
のトランジスタが設けられている第１図の回路のｅ、＜
Ｑの条件下における各回路部分の動作波形図、第５図乃
至第７図は多倍圧回路の動作説明図、第８図は放電回路
の放電経路を示す説明図、第９図は走査期間における放
電回路の電流の流れを示す説明図、第１０１Ｎは従来の
高圧発生回路を示す回路図、第１１図は積層タイプの高
圧コイルを用いたフライバックトランスの半断面図、第
１２回は第１１図に示す高圧コイルの結線図、第１３図
はブラウン管のアノードに加える高圧出力電圧Ｅｌ＋と
高圧電流ｌＮとの関係を高圧コイルが積層巻きの場合と
セクション巻きの場合とで比較した特性比較図、第１４
図は高圧出力電流ＩＩ＋の分流手段が設けられている第
１０図の回路の高圧出力電圧Ｅ　１１と高圧電流Ｉ　Ｉ
＋との関係を示す特性図である。１・・・水平偏向出力回路、２・・・フライバックトラ
ンス、３・・・基準電圧発生回路、４・・・水平出力ト
ランジスタ、５・・・ダンパーダイオード、６・・・共
振コンデンサ、７・・・水平偏向コイル、８・・・３字
補正コンデンサ、９・・・電圧検出部、１０・・・コア
、１１・・・低圧コイル、１２・・・高圧コイル、１３
・・・入力電源、１４・・・高圧整流ダイオード、１５
・・・ブラウン管、１６・・・アノード、１７・・・ダ
イオード、１８・・・固定抵抗器、１９・・・入力タッ
プ、２０・・・可変抵抗器、２１・・・加算電圧発生コ
イル、２２・・・比較増幅器、２３・・・スイッチング
回路、２４・・・出力タップ、２５・・・制御電圧発生
コイル、２６・・・整流器、２７・・・矩形波出力回路
、２８．２９・・・固定抵抗器、３１・・・積分回路、
３２・・・増幅器、３３・・・クリップ回路、３４・・
・ドライブトランジスタ、３５．３６・・・ダイオード
、３７．３８・・・抵抗器、３９・・・スイッチング動
作制御回路、４０・・・コンデンサ、４１・・・駆動電
源、４２・・・ドライブトランス、４３・・・制御トラ
ンジスタ、４４・・・−次コイル、４５・・・二次コイ
ル、４６・・・多倍圧回路、４７・・・第１のトランジ
スタ、４８・・・第２のトランジスタ、５０・・・微分
回路、５１・・・第１のダイオード、５２・・・第２の
ダイオード、５３・・・第３のダイオード、５４・・・
反転増幅器、５５・・・第１のコンデンサ、５６・・・
第２のコンデンサ、５７・・・第３のコンデンサ、５８
・・・ダイオード、６０・・・放電回路、６１・・・抵
抗器、６２・・・ダイオード。

Claims

【特許請求の範囲】

水平偏向出力回路から加えられるフライバックパルスを
フライバックトランスで昇圧し、高圧出力電圧を同トラ
ンスを構成する高圧コイルの高圧側からブラウン管のア
ノードに加える高圧発生回路において、フライバックト
ランスのコアに巻装され加算電圧を発生する加算電圧発
生コイルと、この加算電圧発生コイルで発生した加算電
圧を制御し、前記高圧出力電圧の降下量が大きくなるに
したがって大きくなる補正電圧を出力する加算電圧制御
回路と、複数のコンデンサとダイオードを有して構成さ
れ前記加算電圧制御回路からの補正電圧を昇圧してその
昇圧出力を高圧コイルを介してブラウン管のアノードに
加える多倍圧回路と、高圧コイルからブラウン管のアノ
ードに高圧出力電流が流れている最中に突然その高圧出
力電流がほぼ零に急減したときに前記多倍圧回路のコン
デンサのうちで充電されたままになっているコンデンサ
の電荷を放電させる放電回路と、を含むことを特徴とす
る高圧発生回路。