JPH022145A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH022145A JPH022145A JP14654088A JP14654088A JPH022145A JP H022145 A JPH022145 A JP H022145A JP 14654088 A JP14654088 A JP 14654088A JP 14654088 A JP14654088 A JP 14654088A JP H022145 A JPH022145 A JP H022145A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- polysilicon
- cell
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタンダードセルの信号端子を所定の配線設計に基づい
て自動配線することによって実現される半導体装置に関
し、 ポリシリコンの配線長を制限し、かつメタルの配線長を
減少せしめて性能を向上させた半導体装置を提供するこ
とを目的とし、 複数のセル（２）が配列されて形成されたセル列（ｌ）
を複数有し、各セル列（，１１）のセル配列方向の両側
の所定位置に等電位に形成されたメタル端子（ｌ）ある
いはポリシリコン端子（Ｐ）を自動配線してなる半導体
装置において、同一セル列（ｌ）内の片側のポリシリコ
ン端子（Ｐ）をメタル第１層配線（３）およびポリシリ
コン配線（５）によって優先して配線し、ポリシリコン
端子ｆＰ）からの引出し配線としてのポリシリコン配線
（５）の長さの総和が所定の長さに達したときに同一セ
ル列（ｌ）内の配線を中止し、前記セル列（ｌ）の反対
面に位置する未配線のメタル端子（ｎ＋）、ポリシリコ
ン端子（Ｐ）からメタル第１１配線（８）の配線可１ｍ
位置（ｙ）に引出し配線を形成し、前記引出し配線をメ
タル第２層配線（８）によって接続してセル列相互間の
配線を行なうように構成する。
て自動配線することによって実現される半導体装置に関
し、 ポリシリコンの配線長を制限し、かつメタルの配線長を
減少せしめて性能を向上させた半導体装置を提供するこ
とを目的とし、 複数のセル（２）が配列されて形成されたセル列（ｌ）
を複数有し、各セル列（，１１）のセル配列方向の両側
の所定位置に等電位に形成されたメタル端子（ｌ）ある
いはポリシリコン端子（Ｐ）を自動配線してなる半導体
装置において、同一セル列（ｌ）内の片側のポリシリコ
ン端子（Ｐ）をメタル第１層配線（３）およびポリシリ
コン配線（５）によって優先して配線し、ポリシリコン
端子ｆＰ）からの引出し配線としてのポリシリコン配線
（５）の長さの総和が所定の長さに達したときに同一セ
ル列（ｌ）内の配線を中止し、前記セル列（ｌ）の反対
面に位置する未配線のメタル端子（ｎ＋）、ポリシリコ
ン端子（Ｐ）からメタル第１１配線（８）の配線可１ｍ
位置（ｙ）に引出し配線を形成し、前記引出し配線をメ
タル第２層配線（８）によって接続してセル列相互間の
配線を行なうように構成する。
本発明は、スタンダードセルの信月端子を所定の配線設
計に基づいて自動配線することによって実現される半導
体装置に関する。
計に基づいて自動配線することによって実現される半導
体装置に関する。
近年、より高密度で、面積の小さい半導体装置を設計す
るための方式の一つとして、いわゆるスタンダードセル
方式か採用されている。このスタンダードセル方式では
、複数のセルを配列して形成された何種類かのセル列を
予め半導体基板上に配設したスタンダードセルを用意し
、与えられた論理設計仕様に基づいて各セル列内および
セル列相互間の信号端子の配線を行なって半導体装置を
実現するものである。
るための方式の一つとして、いわゆるスタンダードセル
方式か採用されている。このスタンダードセル方式では
、複数のセルを配列して形成された何種類かのセル列を
予め半導体基板上に配設したスタンダードセルを用意し
、与えられた論理設計仕様に基づいて各セル列内および
セル列相互間の信号端子の配線を行なって半導体装置を
実現するものである。
通常、スタンダードセルの形状は、第５図に示されるよ
うに半導体基板１上に配列されたセル２からなるセル列
オのセル配列方向の左右両側に等電位に信号端子として
、メタル端子ｍおよびポリシリコン端子Ｐが形成されて
いる。このメタル端子ｍ、ポリシリコン端子Ｐの配線は
、第６図に示されるように、同一セル列方向の配線は、
メタル第１層配線３を用い、メタル端子Ｉｎからメタル
第１層配線への引出しは同層のメタル第１層配線４を用
い、ポリシリコン端子Ｐからメタル第１層配線３への引
出しは、引出し配線としてのポリシリコン配線５とメタ
ル第１層配線３とをスルー；１；−ル６（図示せず）を
通して結線することによって行なわれる。また、セル列
１の上を通過する配線はスルーホール７（図示せず）を
通してメタル第１層配線３と結線されたメタル第２層配
線８によって行なわれる。
うに半導体基板１上に配列されたセル２からなるセル列
オのセル配列方向の左右両側に等電位に信号端子として
、メタル端子ｍおよびポリシリコン端子Ｐが形成されて
いる。このメタル端子ｍ、ポリシリコン端子Ｐの配線は
、第６図に示されるように、同一セル列方向の配線は、
メタル第１層配線３を用い、メタル端子Ｉｎからメタル
第１層配線への引出しは同層のメタル第１層配線４を用
い、ポリシリコン端子Ｐからメタル第１層配線３への引
出しは、引出し配線としてのポリシリコン配線５とメタ
ル第１層配線３とをスルー；１；−ル６（図示せず）を
通して結線することによって行なわれる。また、セル列
１の上を通過する配線はスルーホール７（図示せず）を
通してメタル第１層配線３と結線されたメタル第２層配
線８によって行なわれる。
第７図乃至第９図はメタル端子ｍ、ポリシリコン端子Ｐ
の従来の配線列を示す説明図であり、先ず第７図におい
て半導体基板１上のセル列１１のメタル端子Ｉｎ 、
ポリシリコン端子ｐ、ｐ；セル列１ のポリシリコン端
子ｐ、ｐ、セル列」 のメタル端子ｍ１ 、 ｍ３１．
Ｉｎ４ 、ポリシリコン端子Ｐ２には、メタル第１層
配線３、ポリシリ：１ン配線５、メタル第２層配線８に
よる所定の配線が形成される。°この場合、メタル第２
層配線８の配線は図のｙ 〜ｙ５の線上に限定され、所
定の配線間隔ｄを有するものである。したがって、メタ
ル第１層配線３とメタル第２層配線８とを結線するため
のスルーポール７は必ず図のｙ１〜ｙ５の線上に設ける
必要がある。
の従来の配線列を示す説明図であり、先ず第７図におい
て半導体基板１上のセル列１１のメタル端子Ｉｎ 、
ポリシリコン端子ｐ、ｐ；セル列１ のポリシリコン端
子ｐ、ｐ、セル列」 のメタル端子ｍ１ 、 ｍ３１．
Ｉｎ４ 、ポリシリコン端子Ｐ２には、メタル第１層
配線３、ポリシリ：１ン配線５、メタル第２層配線８に
よる所定の配線が形成される。°この場合、メタル第２
層配線８の配線は図のｙ 〜ｙ５の線上に限定され、所
定の配線間隔ｄを有するものである。したがって、メタ
ル第１層配線３とメタル第２層配線８とを結線するため
のスルーポール７は必ず図のｙ１〜ｙ５の線上に設ける
必要がある。
次に第８図に示されるように、残りの信号端子、すなわ
ちセル列ｊ１のメタル端子ｍ １ 、 ｍ ３、ポリシ
リコン端子Ｐ 、Ｐ 、セル列１２のメタル端子Ｉ
ｎ 、 ｍ２ ＋ ｍ３ 、ポリシリコン端子Ｐ１゜Ｐ
２ ；セル列、ｇ３のメタル端子ｍ２、ポリシリコン端
子Ｐ 、 Ｐ ３は、メタル第１層配線３．ポリシリ
コン配線５、メタル第２層配線８による所定の配線によ
り結線される。これによって第９図に示されるような配
線が形成される。
ちセル列ｊ１のメタル端子ｍ １ 、 ｍ ３、ポリシ
リコン端子Ｐ 、Ｐ 、セル列１２のメタル端子Ｉ
ｎ 、 ｍ２ ＋ ｍ３ 、ポリシリコン端子Ｐ１゜Ｐ
２ ；セル列、ｇ３のメタル端子ｍ２、ポリシリコン端
子Ｐ 、 Ｐ ３は、メタル第１層配線３．ポリシリ
コン配線５、メタル第２層配線８による所定の配線によ
り結線される。これによって第９図に示されるような配
線が形成される。
しかし、ポリシリコン配線はメタル配線に比べ電気区抗
が大きく、ポリシリコン配線長が長くなると半導体装置
の性能を下げる原因となるが、従来の半導体装置ではポ
リシリコン配線長を短かくすることに限界があり、また
曲の配線を回避するため迂回するようなメタル配線とぜ
ざるを得ない場合もあり、不必要にメタル配線長が長く
なり、半導体装置の性能向上に支障をきたしていた。す
なわち、第９図においてポリシリコン配線５ａ。
が大きく、ポリシリコン配線長が長くなると半導体装置
の性能を下げる原因となるが、従来の半導体装置ではポ
リシリコン配線長を短かくすることに限界があり、また
曲の配線を回避するため迂回するようなメタル配線とぜ
ざるを得ない場合もあり、不必要にメタル配線長が長く
なり、半導体装置の性能向上に支障をきたしていた。す
なわち、第９図においてポリシリコン配線５ａ。
５ｂ、５ｃは、他の配線（メタル第１層配線３ａ。
３ｂ、３ｃ）の形成を可能とするために、通常のポリシ
リコン配線長（各セル列１の間隔の半分の距離）よりも
長くする必要があり、またセル列、ｇ２のポリシリ；１
ン端子Ｐ３とメタル端子Ｉｎ３間の配線は、既に配設さ
れているメタル第１層配線３ｄ、３ｅ、メタル第２層配
線８ａを迂回するために配線長を大幅に増大する必要が
ある。
リコン配線長（各セル列１の間隔の半分の距離）よりも
長くする必要があり、またセル列、ｇ２のポリシリ；１
ン端子Ｐ３とメタル端子Ｉｎ３間の配線は、既に配設さ
れているメタル第１層配線３ｄ、３ｅ、メタル第２層配
線８ａを迂回するために配線長を大幅に増大する必要が
ある。
本発明は、ポリシリコンの配線長を制限し、かつメタル
の配線長を減少せしめて性能を向上させた半導体装置を
提供することを］］的とする。
の配線長を減少せしめて性能を向上させた半導体装置を
提供することを］］的とする。
本発明は、複数のセル（２）が配列されて形成されたセ
ル列（，１１）を複数有し、各セル列（ｌ）のセル配列
方向の両側の所定位置に等電位に形成されたメタル端子
（ｌｎ）あるいはポリシリコン端子（Ｐ）を自動配線し
てなる半導体装置において、同一セル列（ｌ）内の片側
のポリシリ；ｒン端子（Ｐ）をメタル第１層配線（３）
およびポリシリコン配線（５）によって優先して配線し
、ポリシリコン端子（Ｐ）からの引出し配線としてのポ
リシリコン配線（５）の長さの総和が所定の長さに達し
たときに同一セル列（ｌ）内の配線を中止し、前記セル
列（ｌ）の反対面に位置する未配線のメタル端子（Ｉｍ
）、ポリシリコン端子（Ｐ）からメタル第２層配線（８
）の配線可能位置（ｙ）に引出し配線を形成し、前記引
出し配線をメタル第２層配線（８）によって接続してセ
ル列相互間の配線を行なうように構成した。
ル列（，１１）を複数有し、各セル列（ｌ）のセル配列
方向の両側の所定位置に等電位に形成されたメタル端子
（ｌｎ）あるいはポリシリコン端子（Ｐ）を自動配線し
てなる半導体装置において、同一セル列（ｌ）内の片側
のポリシリ；ｒン端子（Ｐ）をメタル第１層配線（３）
およびポリシリコン配線（５）によって優先して配線し
、ポリシリコン端子（Ｐ）からの引出し配線としてのポ
リシリコン配線（５）の長さの総和が所定の長さに達し
たときに同一セル列（ｌ）内の配線を中止し、前記セル
列（ｌ）の反対面に位置する未配線のメタル端子（Ｉｍ
）、ポリシリコン端子（Ｐ）からメタル第２層配線（８
）の配線可能位置（ｙ）に引出し配線を形成し、前記引
出し配線をメタル第２層配線（８）によって接続してセ
ル列相互間の配線を行なうように構成した。
同一セル列のセル配列方向の片側のポリシリ：１ン端子
についてポリシリコン配線およびメタル第１層配線によ
る同一セル列内の配線を優先して行ない、ポリシリコン
配線長が所定の長さに達したら、セル列の反対面の未配
線のポリシリコン端子、メタル端子をメタル第２層配線
の配線可能位置に引出し、この引出し配線をメタル第２
層配線によって接続してセル列相互間の配線を行なって
半導体装置が形成される。
についてポリシリコン配線およびメタル第１層配線によ
る同一セル列内の配線を優先して行ない、ポリシリコン
配線長が所定の長さに達したら、セル列の反対面の未配
線のポリシリコン端子、メタル端子をメタル第２層配線
の配線可能位置に引出し、この引出し配線をメタル第２
層配線によって接続してセル列相互間の配線を行なって
半導体装置が形成される。
このような半導体装置はポリシリコン配線長か短かく、
また、曲のメタル第１層配線、メタル第２層配線を迂回
することによるメタル配線長の増加が防止されるため、
性能か大幅に向上する。
また、曲のメタル第１層配線、メタル第２層配線を迂回
することによるメタル配線長の増加が防止されるため、
性能か大幅に向上する。
以下、図面を参照して本発明の実施例について説明する
。
。
第１図は半導体基板１上に形成されたセル列層の一列を
示す図であり、各セル列、Ｉｌ（図示例では１１〜ｊ３
）は所定のセル２を配列して形成されており、各セル２
は等電位となるようにセル配列方向の両側の所定位置に
メタル端子ｍ、ポリシリコン端子Ｐが配設されている（
セル列Ｊ１１にはメタル端子ｍ１〜１ｎ３、ポリシリコ
ン端子Ｐ１〜［）；セル列１ にはメタル端子ｍ１〜ｆ
ｎ３、ボリシリ：１ン端子Ｐ１〜Ｐ５ ；セル列ｊ３に
はメタル端子ｍ１〜１ｎ４、ポリシリコン端子Ｐ１〜Ｐ
３がそれぞれ配設されている）。
示す図であり、各セル列、Ｉｌ（図示例では１１〜ｊ３
）は所定のセル２を配列して形成されており、各セル２
は等電位となるようにセル配列方向の両側の所定位置に
メタル端子ｍ、ポリシリコン端子Ｐが配設されている（
セル列Ｊ１１にはメタル端子ｍ１〜１ｎ３、ポリシリコ
ン端子Ｐ１〜［）；セル列１ にはメタル端子ｍ１〜ｆ
ｎ３、ボリシリ：１ン端子Ｐ１〜Ｐ５ ；セル列ｊ３に
はメタル端子ｍ１〜１ｎ４、ポリシリコン端子Ｐ１〜Ｐ
３がそれぞれ配設されている）。
本発明では、先ず各セル列、Ｉ１１〜ｊ３内でのポリシ
リコン端子１ｎの配線かＣ憂先的に行なわれる。
リコン端子１ｎの配線かＣ憂先的に行なわれる。
第２図において、セル列ｊ１１のセル配列方向の片＋ｌ
！ＩＩ （図の下側）のメタル端子ｍ３とポリシリコン
端子Ｐ３は、メタル第１層配線３ａとポリシリコン配線
５ａとをスルーホール６を通して結線することにより配
線される。同様にセル列１２のメタル端子１ｎ とポ
リシリコン端子Ｐ１間、メタル端子ｍ３とポリシリコン
端子２３間、セル列、Ｉ１３のメタル端子Ｉｎ とポ
リシリコン端子２３間がメタル第１層配線３ｂ、３ｃ、
３ｄ、ポリシリコン配線５ｂ、５ｃ、５ｄによって各々
接続される。この場合、各ポリシリコン端子Ｐから引出
されるポリシリコン配線は後述のメタル第２層配線８に
よる配線位置を考慮しなくてもよいため、ポリシリコン
配線は最小の長さで足りる。そして、上記のポリシリコ
ン配線５ａ、５ｂ、５ｃ、５ｄの長さの総和が所定のポ
リシリコン配線長に達した場合、他の同一セル列内の配
線は中止される。
！ＩＩ （図の下側）のメタル端子ｍ３とポリシリコン
端子Ｐ３は、メタル第１層配線３ａとポリシリコン配線
５ａとをスルーホール６を通して結線することにより配
線される。同様にセル列１２のメタル端子１ｎ とポ
リシリコン端子Ｐ１間、メタル端子ｍ３とポリシリコン
端子２３間、セル列、Ｉ１３のメタル端子Ｉｎ とポ
リシリコン端子２３間がメタル第１層配線３ｂ、３ｃ、
３ｄ、ポリシリコン配線５ｂ、５ｃ、５ｄによって各々
接続される。この場合、各ポリシリコン端子Ｐから引出
されるポリシリコン配線は後述のメタル第２層配線８に
よる配線位置を考慮しなくてもよいため、ポリシリコン
配線は最小の長さで足りる。そして、上記のポリシリコ
ン配線５ａ、５ｂ、５ｃ、５ｄの長さの総和が所定のポ
リシリコン配線長に達した場合、他の同一セル列内の配
線は中止される。
次に第３図に示されるように各セル列ｊ１〜ｊ３のセル
配列方向の曲の片側（図の上側）の未配線のメタル端子
１ｎ （セル列１ のｍ 、 ｌｎ２ ；セル列ｊ２
の１ｎ１ ；セル列１３のｍ １ 、 ｍ ３ 。
配列方向の曲の片側（図の上側）の未配線のメタル端子
１ｎ （セル列１ のｍ 、 ｌｎ２ ；セル列ｊ２
の１ｎ１ ；セル列１３のｍ １ 、 ｍ ３ 。
ｍ ）とポリシリコン端子Ｐ（セル列ｊ１のＰ１ｐ、ｐ
；セル列１ のＰ、Ｐ４．Ｐ５；セル列１ のＰ、Ｐ２
）には、メタル第２層配線８によって配線するための引
出し配線が形成される。ここで、メタル第２層配線８は
間隔ｄを有する配線可能位置ｙ 〜ｙ５にのみ配線され
るため、メタル第２層配線８により配線するためには、
下記のように配線可能位置まで引出す必要かある。
；セル列１ のＰ、Ｐ４．Ｐ５；セル列１ のＰ、Ｐ２
）には、メタル第２層配線８によって配線するための引
出し配線が形成される。ここで、メタル第２層配線８は
間隔ｄを有する配線可能位置ｙ 〜ｙ５にのみ配線され
るため、メタル第２層配線８により配線するためには、
下記のように配線可能位置まで引出す必要かある。
すなわち、メタル端子Ｉｎはメタル第１層配線３によっ
て近傍のメタル第２層配線８の配線可能位置に引出され
、スルーポール７を形成して、メタル第２層配線８によ
る配線が可能な状態とされる。
て近傍のメタル第２層配線８の配線可能位置に引出され
、スルーポール７を形成して、メタル第２層配線８によ
る配線が可能な状態とされる。
また、ポリシリコン端子Ｐは、ポリシリコン配線５、メ
タル第１層配線３によって近傍のメタル第２１ｆ７Ｊ配
線８の配線可能位置に引出され、スルーホール７を形成
して、メ・タル第２層配線８による配線か可能な状態と
される。
タル第１層配線３によって近傍のメタル第２１ｆ７Ｊ配
線８の配線可能位置に引出され、スルーホール７を形成
して、メ・タル第２層配線８による配線か可能な状態と
される。
この場合、各ポリシリコン端子Ｐから引出されるポリシ
リコン配線は、第２図の同一セル列内の配線を回避する
必要かないため、最小の長さで足りる。
リコン配線は、第２図の同一セル列内の配線を回避する
必要かないため、最小の長さで足りる。
次に、第４図に示されるように、形成されたスルーホー
ル７を通してメタル第１層配線３と接続するように所定
位置にメタル第２層配線８が形成される。
ル７を通してメタル第１層配線３と接続するように所定
位置にメタル第２層配線８が形成される。
上述のように同一セル列内のポリシリコン端子の配線を
優先する配線が行なわれた半導体装置は、同一セル列内
の配線におけるポリシリコン配線長が制限されるととも
に、同一セル列内の配線と、他のセル列相互間との配線
の位置関係を考慮する必要がないため、ポリシリコン端
子Ｐからのポリシリコン配線５による引出し長を最小と
することができ、またメタル第１層配線３とメタル第２
層配線８による配線において、他の配線を迂回する配線
を設ける必要がないため、配線長を減少することができ
る。さらに、配線が簡略化されることにより、メタル第
３層配線の有効利用が可能となる。
優先する配線が行なわれた半導体装置は、同一セル列内
の配線におけるポリシリコン配線長が制限されるととも
に、同一セル列内の配線と、他のセル列相互間との配線
の位置関係を考慮する必要がないため、ポリシリコン端
子Ｐからのポリシリコン配線５による引出し長を最小と
することができ、またメタル第１層配線３とメタル第２
層配線８による配線において、他の配線を迂回する配線
を設ける必要がないため、配線長を減少することができ
る。さらに、配線が簡略化されることにより、メタル第
３層配線の有効利用が可能となる。
以上のように、本発明によれば同一セル列内のポリシリ
；ｒン端子の配線を優先するとともに、電気抵抗の比救
的大きいポリシリコン配線の長さを制限することにより
、ポリシリコン配線長か短かく、また、他のメタル第１
層配線、メタル第２層配線を迂回することによるメタル
配線長の増加が防止され、半導体装置の性能の向上が可
能であり、またメタル第３層配線の有効利用も可能とな
る。
；ｒン端子の配線を優先するとともに、電気抵抗の比救
的大きいポリシリコン配線の長さを制限することにより
、ポリシリコン配線長か短かく、また、他のメタル第１
層配線、メタル第２層配線を迂回することによるメタル
配線長の増加が防止され、半導体装置の性能の向上が可
能であり、またメタル第３層配線の有効利用も可能とな
る。
第１図は本発明の一実施例におけるセル配列の説明図、
第２図は第１図のセル配列の同一セル内での配線を示す
図、 第３図は第１図のセル配列のメタル第２層配線への引出
し配線を示す図、 第１１図は第１図のセル配列の配線完了図、第５図はセ
ル配列の説明図、 第６図は配線状態を示ず概略斜視図、 第７図は従来の半導体装１πの第１段階の配線を示す図
、 第８図は従来の半導体装：ｊの第２段階の配線を示す図
、 第９図は従来の半導体装置の配線完了図。 １・・・半導体基板、 ２・・・セル、 ３．１１・・・メタル第１層配線、 ５・・・ポリシリコン配線、 ６．７・・・スルー；１；−ル、 ８・・・メタル第２層配線、 １・・・セル列、 ｍ・・・メタル端子、 Ｐ・・・ポリシリコン端子、 ｙ１〜ｙ５・・・メタル第２層配線の配線可能位置。 ０ ・メタル；高子ｍ Ｘ ：ポリシリコンｗ１％”ｒｐ 乞ル配列の説明図 声１ 疋 ○ メタル１子ｍ 凶、ボリン」コ〉【高子ｐ Ｏ、スルーホール６．７ −− ポリシリコン配線５ − メタル第１層配線３ φ−−１゛ メタＡ第２！の配線可能イσＭｙ＋−ｙ
５メタル第２層配線への引出し配線図 第３図 ０ メタル端子ｍ 凶 ゛ホリシリコン瑞弓ρ スルーホール６ −−− ポリシリコン配縁５ メタル第１眉配］東３ 同一セル列内で・の配鯨図 Ｑ：メタル端ろｍ 凶 、ポリシリコ）端一３ｐ スルーホール６．７ −−− ポリシリコンへ己１．泉５ − メタル第１．１配置象３ −− メタル第２！配線８ 本発明の一実施伊」１こ？ｊ１する配琢完了図第４図 セル配列の説朗図 第５図 ０、メタルを高子ｍ 図 ポリシリコン＠子ｐ Ｏ゛スルーホール６．７ −−− ボ°リシリコン配置尿５ − 、メタル第１１配線３ −・−メタル第２，１配椋８ 従来の半導体長１の第 段階の配腸図 ０ メタル端子ｍ 図、ポリンｊコン端号ρ Ｏ°スルーホール６．７ −−− ポリシリコン配置泉５ メタル第Ｉ層配置、３ −・−メタル第２屈配縁８ 提示の半導体表置の第２段階の配！ｉ図０ メタル端
子ｍ 図 ポリシリコ″／Ｖ高子ｐ Ｏ、スルーホール６．７ −−− ポリシリコン配縁５ − 、 メタル第１膚１巳Ｍ捉 ３ メタル第２７１配緑８ 従来の半１体長直の配縁光了図
図、 第３図は第１図のセル配列のメタル第２層配線への引出
し配線を示す図、 第１１図は第１図のセル配列の配線完了図、第５図はセ
ル配列の説明図、 第６図は配線状態を示ず概略斜視図、 第７図は従来の半導体装１πの第１段階の配線を示す図
、 第８図は従来の半導体装：ｊの第２段階の配線を示す図
、 第９図は従来の半導体装置の配線完了図。 １・・・半導体基板、 ２・・・セル、 ３．１１・・・メタル第１層配線、 ５・・・ポリシリコン配線、 ６．７・・・スルー；１；−ル、 ８・・・メタル第２層配線、 １・・・セル列、 ｍ・・・メタル端子、 Ｐ・・・ポリシリコン端子、 ｙ１〜ｙ５・・・メタル第２層配線の配線可能位置。 ０ ・メタル；高子ｍ Ｘ ：ポリシリコンｗ１％”ｒｐ 乞ル配列の説明図 声１ 疋 ○ メタル１子ｍ 凶、ボリン」コ〉【高子ｐ Ｏ、スルーホール６．７ −− ポリシリコン配線５ − メタル第１層配線３ φ−−１゛ メタＡ第２！の配線可能イσＭｙ＋−ｙ
５メタル第２層配線への引出し配線図 第３図 ０ メタル端子ｍ 凶 ゛ホリシリコン瑞弓ρ スルーホール６ −−− ポリシリコン配縁５ メタル第１眉配］東３ 同一セル列内で・の配鯨図 Ｑ：メタル端ろｍ 凶 、ポリシリコ）端一３ｐ スルーホール６．７ −−− ポリシリコンへ己１．泉５ − メタル第１．１配置象３ −− メタル第２！配線８ 本発明の一実施伊」１こ？ｊ１する配琢完了図第４図 セル配列の説朗図 第５図 ０、メタルを高子ｍ 図 ポリシリコン＠子ｐ Ｏ゛スルーホール６．７ −−− ボ°リシリコン配置尿５ − 、メタル第１１配線３ −・−メタル第２，１配椋８ 従来の半導体長１の第 段階の配腸図 ０ メタル端子ｍ 図、ポリンｊコン端号ρ Ｏ°スルーホール６．７ −−− ポリシリコン配置泉５ メタル第Ｉ層配置、３ −・−メタル第２屈配縁８ 提示の半導体表置の第２段階の配！ｉ図０ メタル端
子ｍ 図 ポリシリコ″／Ｖ高子ｐ Ｏ、スルーホール６．７ −−− ポリシリコン配縁５ − 、 メタル第１膚１巳Ｍ捉 ３ メタル第２７１配緑８ 従来の半１体長直の配縁光了図
Claims (1)
- 【特許請求の範囲】 複数のセル（２）が配列されて形成されたセル列（ｌ）
を複数有し、各セル列（ｌ）のセル配列方向の両側の所
定位置に等電位に形成されたメタル端子（ｍ）あるいは
ポリシリコン端子（Ｐ）を自動配線してなる半導体装置
において、 同一セル列（ｌ）内の片側のポリシリコン端子（Ｐ）を
メタル第１層配線（３）およびポリシリコン配線（５）
によって優先して配線し、ポリシリコン端子（Ｐ）から
の引出し配線としてのポリシリコン配線（５）の長さの
総和が所定の長さに達したときに同一セル列（ｌ）内の
配線を中止し、 前記セル列（ｌ）の反対面に位置する未配線のメタル端
子（ｍ）、ポリシリコン端子（Ｐ）からメタル第２層配
線（８）の配線可能位置（ｙ）に引出し配線を形成し、
前記引出し配線をメタル第２層配線（８）によって接続
してセル列相互間の配線を行なうことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14654088A JPH022145A (ja) | 1988-06-14 | 1988-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14654088A JPH022145A (ja) | 1988-06-14 | 1988-06-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022145A true JPH022145A (ja) | 1990-01-08 |
Family
ID=15409962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14654088A Pending JPH022145A (ja) | 1988-06-14 | 1988-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007076054A (ja) * | 2005-09-12 | 2007-03-29 | Toshiba Corp | 通帳類作成装置 |
| KR100743518B1 (ko) * | 2005-11-25 | 2007-07-27 | 다이와 세이꼬 가부시끼가이샤 | 낚시질용 전동 릴 |
-
1988
- 1988-06-14 JP JP14654088A patent/JPH022145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007076054A (ja) * | 2005-09-12 | 2007-03-29 | Toshiba Corp | 通帳類作成装置 |
| KR100743518B1 (ko) * | 2005-11-25 | 2007-07-27 | 다이와 세이꼬 가부시끼가이샤 | 낚시질용 전동 릴 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919257B2 (ja) | 多層配線半導体装置 | |
| JPH02106968A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100384745B1 (ko) | 반도체집적회로장치 | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| EP0361825B1 (en) | Semiconductor chip and method of manufacturing it | |
| JP2001351983A (ja) | 半導体装置及びその製造方法 | |
| JPH11121498A (ja) | 半導体集積回路装置 | |
| JPH022145A (ja) | 半導体装置 | |
| JPH05243482A (ja) | 半導体集積回路 | |
| JPH07263665A (ja) | 半導体装置 | |
| JP2000040703A (ja) | トランジスターの電極構造 | |
| JPH05258017A (ja) | 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法 | |
| JPS6317346B2 (ja) | ||
| JPH04116851A (ja) | 半導体集積回路素子 | |
| EP0278065A2 (en) | Semiconductor integrated circuit latch-up preventing apparatus | |
| JP2682423B2 (ja) | Ｌｓｉの複数線幅の配線方法 | |
| JP4159257B2 (ja) | 半導体集積回路装置及びその配置配線方法 | |
| KR960003002B1 (ko) | 반도체 메모리 장치 | |
| JPH0329182B2 (ja) | ||
| JPH04111324A (ja) | 半導体装置 | |
| JPH0269977A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPS58119647A (ja) | Ｌｓｉマスタスライスチツプ | |
| JPS62104138A (ja) | 半導体装置 | |
| JPH03169073A (ja) | 半導体集積回路装置 |