JPH0221633B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は画像情報の拡大あるいは縮小を高速に
行なう画像の拡大縮小装置に関するものである。 従来例の構成とその問題点 近年、手書き文字、図形などのデータをコード
化せず、そのまま画像情報として扱い編集加工を
行なう装置が増えつつある。この分野では画像情
報の高速な拡大縮小などの処理に対する要求が高
まつている。 初めに従来の画像の拡大縮小法について説明す
る。なお以後の説明では画素は格子点上にのみ存
在し、格子点の座標は整数で表わされるものとす
る。 第１図に示すように格子点上に１次元的に配置
されたｎ個の画素x₁，x₂，……x_oからなる画像Ｘ
を、ｍ個のZ₁，Z₂，……Z_nからなる画像Ｚへ変
換する場合を考える。図の例ではｍ＝８、ｍ＝５
で縮小の場合である。このような変換を行なうの
に以下のような方法が考えられる。 即ち第２図に示すように、原画Ｘから抽出すべ
き画素の位置に１、抽出しない画素の位置に０を
置いたマツピングパターン（マスクパターンとも
称する）Ｐを用意し、これによつて原画から必要
な画素２２を抽出し、圧縮して出力画Ｚを得る方
法である。マツピングパターンを得るにはX_iから
Z_jへ変換するものとすると、例えば式 ｊ＝〔５／８（ｉ−１／２）〕＋１ ……(1) に従い、表に示すようにｉを１から８まで変えた
時のｊを計算し、ｊが変化した時１、変化しない
時０とすればよい。但し式(1)の〔α〕はαを越え
ない最大整数を表わす。一般の場合は式 ｊ＝〔ｍ／ｎ（ｉ−１／２）〕＋１ ……(2) に従つて計算すればよい。

【表】 拡大の場合は、第３図に示すようにマツピング
パターンが１なら原画の画素X_iを更新し、０なら
X_iをくり返して並べればよい。 マツピングパターンＰによる実際の拡大縮小
は、第４図に示す回路により行なうことができ
る。マツピングパターンはあらかじめ外部のプロ
セサにより計算され、データバス４１を通じてシ
フトレジスタ４２に格納される。このデータはク
ロツクc₃により左シフトされるとともに、左端の
データが右端へ戻され循環する。原画データはバ
ス４９を通じてシフトレジスタ４３に格納されク
ロツクｅにより左シフトする。出力データはクロ
ツクｇにより左シフトするシフトレジスタ４４中
に作成され、バス４８を通じて外部に読み出され
る。制御信号ｈは拡大の時０、縮小の時１となつ
ている。 縮小の場合を説明すると、クロツクはc₁，c₂，
c₃の順に印加されこれを１サイクルとする。ｈが
１であるからクロツクc₁はORゲート４７１を通
りクロツクｅに現われ、シフトレジスタ４３の先
頭のデータx₁をバツフア５０へ移し、同時にシフ
トレジスタ４３を左シフトし４３の左端データを
x₂とする。最初クロツクｂが１であるからクロツ
クc₂はORゲート４５，４６１を通過しクロツク
ｇに現われ、シフトレジスタ４４にバツフア５０
の値x₁を取り込む。クロツクc₃は、シフトレジス
タ４２を左へ循環し、左端データを０とする。次
のサイクルではまずクロツクc₁によりバツフア５
０はx₂となり、シフトレジスタ４３の左端はx₃と
なる。クロツクｂが０なのでクロツクc₂はクロツ
クｇに現われずシフトレジスタ４４は変化しな
い。クロツクc₃によりシフトレジスタ４２は左循
環され左端が１となる。以下同様にして８サイク
ル後には、シフトレジスタ４４中には出力データ
x₁，x₃，x₄，x₆，x₇が生成されるのでこれをバス
４８を通じて出力して内容をクリアする。バツフ
ア５０にはx₈が残る。シフトレジスタ４３は空に
なるのでバス４９を通して新データを入力する。
シフトレジスタ４２は元に戻つているので上と同
様の処理を行ない次の出力データを生成する。 拡大の場合はクロツクはc₂，c₁，c₃の順に印加
されこれを１サイクルとする。制御信号ｈが０な
のでORゲート４６₂，４７₂が開き、ｇにはクロ
ツクc₁か現われ、ｅにはマツピングパターンが１
の時だけクロツクc₂が現われる。シフトレジスタ
４４中にはクロツクc₁毎にバツフア５０のデータ
が取り込まれる。従つて８サイクル後にはシフト
レジスタ４４中には出力データx₁，x₁，x₂，x₃，
x₃，x₄，x₅，x₅が生成されるのでバス４８を通し
て出力する。バツフア５０にはx₅が残りシフトレ
ジスタ４９にはx₆，x₇，x₈が残る。 しかし以上の拡大縮小方式では１画素ずつ処理
するので速度が遅いという欠点を有している。 発明の目的 本発明は画像の拡大縮小処理を高速化に実行す
ることを目的としている。 発明の構成 本発明は画像情報を蓄積する記憶装置と、縮小
に際しては抽出すべき情報の位置を示し、拡大に
際しては情報を複写すべき回数を示すマツピング
パターンを格納する第１のレジスタと、拡大縮小
処理によつて生成される画素データ列の最終画素
データを蓄積する第２のレジスタとを設けること
により、上記目的を達するものである。 実施例の説明 以下本発明の実施例について、図面によつて説
明する。 第５図は本発明の一実施例における画像の拡大
縮小装置のブロツク図である。主な構成要素は、
入力レジスタ５２、制御レジスタ５４、第１８図
〜第２２図を用いて説明する拡大縮小回路５５、
補助レジスタ５８、演算回路５９である。原画デ
ータはバス５１を通じて入力レジスタ５２に格納
される。マツピングパターンはバス５３を通じて
制御レジスタ５４に格納される。入力レジスタ５
２内の原画データは補助レジスタ５８内のデータ
とともに、制御レジスタ５４内のマツピングパタ
ーンによつて制御される拡大縮小回路５５によつ
て拡大又は縮小され、出力レジスタ５６に格納さ
れ、バス５７を通じて読み出される。補助レジス
タ５８は、拡大縮小回路５５で生成されるデータ
５１ａの最終画素データを抽出して格納する。演
算回路５９は制御レジスタ５４の出力データ５２
ａを利用して最終画素データを抽出し、レジスタ
５８へセツトする。 次に各部をさらに詳しく説明する。 拡大縮小回路５５の基本的な概念を第６図〜第
１７図に示す。第６図〜第１１図が拡大回路の例
であり、第１２図〜第１７図が縮小回路の例であ
る。 初めに、情報拡大方法について説明する。 まず原画像Ｘをx₀，x₁，x₂，x₃，x₄，x₅，x₆，
x₇、また参照用マスクパターンＰを１、０、１、
０、０、０、１、０とした場合を考える。 第６図に示すように縦方向をｉ、横方向をｊな
る添字で、マトリツクスの各要素をM_ijで指示す
る。原画像Ｘが初めｉ＝０の行に存在し、ｉ行目
からｉ＋１行目の方向にマトリツクス内を移動
し、拡大画像Ｙ＝x₀，x₀，x₁，x₁，x₁，x₁，x₂，
x₂を得るものである。 ｉ行目からｉ＋１行目への移動に際し、参照マ
スクパターンP_i＝１であれば、ｉ行目の全要素が
ｉ＋１行目へ移される。P_i＝０であれば、ｊ＝０
からｉ−１の要素まではそのままｉ＋１行目へ移
され、ｊ＝１−１から右端までの要素が右へ１要
素分シフトされｉ＋１行目へ移される。この動作
がｉ＝７の行に対してまで行なわれ、マトリツク
スからの出力として拡大画像Ｙを得る。 上記の原理に従つて実際の値をあてはめ拡大さ
れる様子をおつてみると次のようになる。 (1) ｉ＝０の行ではP₀＝１であるから０行目の
全要素が１行目へ移される。従つてｉ＝１の行
は、x₀，x₁，x₂，x₃，x₄，x₅，x₆，x₇となる。 (2) ｉ＝１の行ではP₁＝０であるからM₂₀へは、
M₁₀がそのまま移され、M₂₁〜M₂₇へは、M₁₀
〜M₁₇が順に移される。従つて、ｉ＝２の行
は、x₀，x₀，x₁，x₂，x₃，x₄，x₅，x₆となる。 (3) ｉ＝２の行ではP₂＝１であるから２行目の
全要素が３行目へ移される。従つてｉ＝３の行
は、x₀，x₀，x₁，x₂，x₃，x₄，x₅，x₆となる。 (4) 同様にｉ＝３〜７の行に対して処理すること
により、マトリツクスからの出力は、Ｙ＝x₀，
x₀，x₁，x₁，x₁，x₁，x₂，x₂を得ることができ
る。 次に本発明の一実施例における要部である情報
の拡大回路について説明する。 第７図は本発明の一実施例における要部である
拡大回路の結線を示すものである。 第７図において、１０₀〜１０₇は拡大すべき画
像情報x₀〜x₇を印加する情報入力端子、１１₀〜
１１₇は参照用マスクパターンP₀〜P₇に応じた２
値制御信号が印加される制御信号入力端子、１２
_０〜１２₇はインバータである。１３は８行８列の
マトリツクスの要素M_j,k（但しｊ，ｋはともに整
数で１≦ｊ≦７，ｊ＞ｋ）の位置に設けられてい
るとともに、上方から送出されてくる情報を下方
に送出する情報伝達手段で、単に信号線であつて
もよい。１４はマトリツクスの要素M_s,t（但し、
ｓ，ｔはともに整数で０≦ｓ≦７、ｓ≦ｔ）の位
置に設けられているとともに、制御信号入力端子
１１_sを介して送出されてくる参照用マスクパタ
ーンP_sに対応する制御信号a_s，b_sに応じてマトリ
ツクスの要素M_s-1,t-1に位置する情報か、マトリ
ツクスの要素M_s-1,tに位置する情報の一方を選択
する情報選択手段で、第８図に示すような論理素
子１４ａ，１４ｂ，１４ｃ，１４ｄにより構成さ
れている。１５₀〜１５₇は拡大画像Ｙを得る出力
端子である。 以下、第９図を参照しながら情報選択手段１４
の構成についてさらに詳細に説明する。 第９図に示すように、情報選択手段１４は制御
信号入力端子１１_sを介して送出されてくる制御
信号a_sが“０”制御信号b_sが“１”の際、すなわ
ち（a_s，b_s）＝（０、１）の際にはマトリツクスの
M_s-1,t-1に位置する情報ｃを入力し、一方制御信
号a_sが“１”制御信号b_sが“０”の際、すなわち
（a_s，b_s）＝（１、０）の際にはマトリツクスの
M_s-1,tに位置する情報ｄを選択的に入力する。 上記構成において、以下その動作を説明する。 なお参照マスクパターンＰは１、０、１、０、
０、０、１、０とし、最終的に拡大情報x₀，x₀，
x₁，x₁，x₁，x₁，x₂，x₂を得るものとする。 まず第１０図ａに示すように、情報入力端子１
０₀〜１０₇を介して情報選択手段１４₀〜１４₇に
原画像情報x₀〜x₇を送出する。その際、情報選択
手段１４₀〜１４₇は制御信号として制御信号入力
端子１１₀を介して（a₀，b₀）＝（１、０）が印加
されていることにより、情報選択手段１４₀〜１
４₇は入力信号としてそれぞれ線D₀〜D₇側の情報
を選択するので原画像情報x₀〜x₇をそれぞれ入力
する。 次に第１０図ｂに示すように、情報選択手段１
４₀の原画像情報x₀は、情報伝達手段１３₀に送出
される。一方情報選択手段１４₈〜１４₁₄は制御
信号として制御信号入力端子１１₁を介して（a₁，
b₁）＝（０、１）が印加されていることにより、そ
れぞれ線c₀〜c₆側の情報を選択するので原画像情
報x₀〜x₆を入力する。 次に第１０図ｃに示すように、情報伝達手段１
３₀及び情報選択手段１４₈の原画像情報x₀は、情
報伝達手段１３₁及び１３₂に送出される。一方情
報選択手段１４₁₅〜１４₂₀は制御信号として制御
信号入力端子１１₂を介して（s₂，b₂）＝（１、０）
が印加されていることにより、それぞれ線D₈〜
D₁₄側の情報を選択するので原画像情報x₀〜x₆を
入力する。 次に第１０図ｄに示すように、情報伝達手段１
３₁〜１３₂及び情報選択手段１４₁₅の原画像情報
x₀，x₁は、情報伝達手段１３₃〜１３₅に送出され
る。一方情報選択手段１４₂₁〜１４₂₅は制御信号
として制御信号入力端子１１₃を介して（a₃，b₃）
＝（０、１）が印加されていることにより、それ
ぞれ線c₇〜c₁₁側の情報を選択するので原画像情
報x₁〜x₅をそれぞれ入力する。 次に第１０図ｅに示すように、情報伝達手段１
３₃〜１３₅、および情報伝達手段１４₂₁の原画像
x₀，x₁は、情報伝達手段１３₆〜１３₉に送出され
る。一方情報選択手段１４₂₆〜１４₂₉は制御信号
として制御信号入力端子１１₄を介して（a₄，b₄）
＝（０、１）が印加されていることにより、それ
ぞれ線c₁₂〜c₁₅側の情報を選択するので原画像情
報x₁〜x₄をそれぞれ入力する。 次に第１０図ｆに示すように、情報伝達手段１
３₆〜１３₉、および情報伝達手段１４₂₆の原画像
情報x₀，x₁は、情報伝達手段１３₁₀〜１３₁₄にそ
れぞれ送出される。一方情報選択手段１４₃₀〜１
４₃₂は制御信号として制御信号入力端子１１を介
して（a₅，b₅）＝（０、１）が印加されていること
により、それぞれ線c₁₆〜c₁₈側の情報を選択する
ので原画像情報x₁〜x₃をそれぞれ入力する。 次に第１０図ｇに示すように、情報伝達手段１
３₁₀〜１３₁₄及び情報伝達手段１４₃₀の原画像情
報x₀，x₁は、情報伝達手段１３₁₅〜１３₂₀に送出
される。一方情報選択手段１４₃₃，１４₃₄は制御
信号として制御信号入力端子１１₆を介して（a₆，
b₆）＝（１、０）が印加されていることにより、そ
れぞれ線D₁₅，D₁₆側の情報を選択するので原画
像情報x₂，x₃をそれぞれ入力する。 そして最終的に第１０図ｈに示すように、伝号
伝達手段１３₁₅〜１３₂₀および情報選択手段１４
₃₃の画像情報x₀〜x₂は、信号伝達手段１３₂₁〜１
３₂₇にそれぞれ送出される。一方情報選択手段１
４は制御信号として制御信号入力端子１１₇を介
して（a₇，b₇）＝（０、１）が印加されていること
により、線D₁₉側の情報を選択するので、原画像
情報x₂を入力する。そして出力端子１５₀〜１５₇
を介して原画像情報x₀，x₀，x₁，x₁，x₁，x₁，
x₂，x₂を最終出力として取り出すことにより、拡
大情報Ｙを得ることができる。 以上のように情報伝達手段１３及び情報選択手
段１４をマトリツクス状に配置した回路構成とす
ることにより、高速な拡大が必要な場合であつて
もクロツクを必要とせず、また規則的に回路構成
であるためLSI化に適している。また制御信号入
力端子１１に印加する制御信号を変えるだけで、
容易に他の拡大情報Ｙを得ることができる。 なお上記説明では説明の都合上、情報伝達手段
１３を設けたが、前述したように情報伝達手段１
３は単なる配線でもよい為、第７図に示した回路
は第１１図のようなものとしてもよい。 また上記説明では画像情報についてのみ説明し
たが、本発明に適用される情報は他のものでもよ
い。 次に情報の縮小方法について説明する。 まず原画像Ｘをx₀，x₁，x₂，x₃，x₄，x₅，x₆，
x₇、また参照用マスクパターンＰを１、０、１、
０、０、０、１、０とした場合を考える。 第１２図に示すように縦方向をｉ、横方向をｊ
なる添字でマトリツクスの各要素をM_i,jで指示す
る。原画像Ｘが初めｉ＝７の行に存在し、ｉ行目
からｉ−１行目の方向にマトリツクス内を移動
し、縮小画像Ｙ＝x₀，x₂，x₆を得るものである。
ｉ行目からｉ−１行目への移動に際し、ｉ＝ｊの
要素は、参照マスクパターンP_iが０であれば捨て
られ、ｉ＝ｊより右の全ての要素が左へ１要素分
シフトされる。一方参照マスクパターンP_iが１で
あれば、その時のｉ行目の全要素がｉ−１行目に
移動される。この動作がｉ＝０の行の各要素に対
して行なわれ、マトリツクスからの出力として縮
小画像Ｙを得る。 上記の原理に従つて実際の値をあてはめて縮小
される様子をおつてみると、次のようになる。 (1) ｉ＝７の行ではP₇＝０であるから、x₇は捨
てられる。この例ではM_7,7より右の要素M_7,8は
存在しないため、M_6,7は空になる。従つてｉ＝
６の行は、x₀，x₁，x₂，x₃，x₄，x₅，x₆とな
る。 (2) ｉ＝６の行ではP₆＝１であるからこの行の
全要素がｉ＝５の行へ移され、従つてｉ＝５の
行はx₀，x₁，x₂，x₃，x₄，x₅，x₆となる。 (3) ｉ＝５の行ではP₅＝０であるからx₅は捨て
られ、ｊ＝５より右の全要素が左へシフトされ
る。従つてｉ＝４の行は、x₀，x₁，x₂，x₃，
x₄，x₅，x₆となる。 以下、同様にｉ＝４〜０の行に対して処理する
ことにより、マトリクスからの出力はＹ＝x₀，
x₅，x₆となる。 ｊ＝８の列に０なる要素があるものとして考え
ることにより、マトリクスの空となつた部分に０
をセツトすることができる。 次に、本発明の一実施例における要部である情
報の縮小回路について説明する。 第１３図は本発明の一実施例における要部であ
る縮小回路の結線を示すものである。 第１３図において、１１０₀〜１１０₇は縮小す
べき画像情報x₀〜x₇を印加する情報入力端子、１
１１₀〜１１１₇は参照用マスクパターンP₀〜P₇に
応じた２値制御信号が印加される制御信号入力端
子、１１２₀〜１１２₇はインバータである。１１
３は８行８列のマトリツクスの要素M_j,k（但し、
ｊ，ｋはともに整数で１≦ｊ≦７、＞ｋ）の位置
に設けられているとともに、上方から送出されて
くる情報を下方に送出する情報伝達手段で、単に
信号線であつてもよい。１１４はマトリツクスの
要素M_s,t（但し、ｓ，ｔはともに整数で０≦ｓ≦
７、ｓ≦ｔ）の位置に設けられているとともに、
制御信号入力端子１１１_sを介して送出されてく
る参照用マスクパターンP₅に対応する制御信号
a_s，b_sに応じてマトリツクスの要素M_s+1,t+1に位
置する情報か、マトリツクス要素M_s+1,tに位置す
る情報の一方を選択する情報選択手段で、第１４
図に示すような論理素子１１４ａ，１１４ｂ，１
１４ｃ，１１４ｄにより構成されている。但し、
マトリツクスＭの７列に位置する情報選択手段に
ついては画像情報x₇を切り捨るか否かを選択する
のみに設けられている。１１５₀〜１１５₇は縮小
された画像情報Ｙを得る出力端子である。 以下、第１５図を参照しながら情報選択手段１
１４の構成についてさらに詳細に説明する。 第１５図に示すように、情報選択手段１１４は
制御信号入力端子１１１_sを介して送出されてく
る制御信号a_sが“０”制御信号b_sが“１”の際す
なわち（a_s，b_s）＝（０、１）の際にはマトリツク
スのM_s+1,t+1に位置する情報ｃを入力し、一方制
御信号a_sが“１”、制御信号b_sが“０”の際、す
なわち（a_s，b_s）＝（１、０）の際にはマトリツク
スのM_a+1,tに位置する情報ｄを選択的に入力す
る。 上記構成において、以下その動作を説明する。 なお参照マスクパターンＰは１、０、１、０、
０、０、１、０とし、最終的に縮小情報x₀，x₂，
x₆を得るものとする。 まず第１６図ａに示すように、情報入力端子１
１０₀〜１１０₇を介して情報伝達手段１１３₀〜
１１３₆及び情報選択手段１１４₀に原画像情報x₀
〜x₇を送出する。その際、情報選択手段１４₀は
制御信号として制御信号入力端子１１１₇を介し
て（a₇，b₇）＝（０、１）が印加されていることに
より、情報選択手段１１４₀は入力信号として線
Ｃ側の情報を選択するので原画像情報x₇は切り捨
てられる。 次に第１６図ｂに示すように、情報伝達手段１
１３₀〜１１３₅までの原画像情報x₀〜x₅は、情報
伝達手段１１３₇〜１１３₁₂に送出される。一方
情報選択手段１１４₁は制御信号として制御信号
入力端子１１１₆を介して（a₆，b₆）＝（１、０）
が印加されていることにより、線Ｄ側の情報を選
択するので原画像情報x₆を入力する。 次に第１６図ｃに示すように、情報伝達手段１
１３₇〜１１３₁₁までの原画像情報x₀〜x₄は、情
報伝達手段１１３₁₃〜１１３₁₇に送出される。一
方情報選択手段１１４₂は制御信号として制御信
号入力端子１１１₅を介して（a₅，b₅）＝（０、１）
が印加されていることにより線Ｃ側の情報を選択
するので原画像情報x₆を入力する。 次に第１６図ｄに示すように、情報伝達手段１
１３₁₃〜１１３₁₆までの原画像情報x₀〜x₃は、情
報伝達手段１１３₁₇〜１１３₂₀に送出される。一
方情報選択手段１１４₃は制御信号として制御信
号入力端子１１１₄を介して（a₄，b₄）＝（０、１）
が印加されていることにより、線Ｃ側の情報を選
択するので原画像情報x₆を入力する。 次に第１６図ｅに示すように、情報伝達手段１
１３₁₇〜１１３₁₉までの原画像情報x₀〜x₂は、情
報伝達手段１１３₂₁〜１１３₂₂に送出される。一
方情報選択手段１１４₄は制御信号として制御信
号入力端子１１１₃を介して（a₃，b₃）＝（０、１）
が印加されていることにより、線Ｃ側の情報を選
択するので原画像情報x₆を入力する。 次に第１６図ｆに示すように、情報伝達手段１
１３₂₁，１１３₂₂の原画像情報x₀，x₁は、情報伝
達手段１１３₂₄，１１３₂₅に送出される。一方情
報選択手段１１４₅，１１４₆は制御信号として制
御信号入力端子１１１を介して（a₂，b₂）＝（１、
０）が印加されていることにより、それぞれ線
D₁，D₂側の情報を選択するので原画像情報x₂，
x₆をそれぞれ入力する。 次に第１６図ｇに示すように、情報伝達手段１
１３₂₄の原画像情報x₀は、情報伝達手段１１３₂₆
に送出される。一方情報選択手段１１４₇，１１
４₈は制御信号として制御信号入力端子１１１₁を
介して（a₁，b₁）＝（０、１）が印加されているこ
とにより、それぞれ線C₁，C₂側の情報を選択す
るので原画像情報x₂，x₆をそれぞれ入力する。 そして最終的に第１６図ｈに示すように、情報
選択手段１１４₉，１１４₁₀，１１４₁₁は制御信号
として制御信号入力端子１１１₀を介して（a₀，
b₀）＝（１、０）が印加されていることによりそれ
ぞれD₁，D₂，D₃側の情報を選択するので、原画
像情報x₀，x₂，x₆を入力する。そして情報選択手
段１１４₉，１１４₁₀，１１４₁₁を最終出力として
取り出すことにより、縮小情報Ｙを得ることがで
きる。 以上のように、情報伝達手段１１３及び情報選
択手段１１４をマトリツクス状に配置した回路構
成とすることにより、高速な縮小が必要な場合で
あつてもクロツクを必要とせず、また、規即的な
回路構成であるためLSI化に適している。また制
御信号入力端子１１１に印加する制御信号を変え
るだけで、容易に他の縮小情報Ｙを得ることがで
きる。 なお上記説明では説明の都合上、情報伝達手段
１１３を設けたが、前述したように情報伝達手段
１１３は単なる配線でもよい為、第１３図の回路
は第１７図のようなものとしてもよい。 また上記説明では画像情報についてのみ説明し
たが、本発明に適用される情報は他のものでもよ
く、情報のサンプリング等にも利用できる。 さて上記縮小回路ではマツピングパターンが１
の所のデータx₀，x₂，x₆だけが抽出され、その他
の原画の情報は失われる。そこで本発明はこの情
報を有効に生かすためにマツピングパターンが１
の所のデータと、その後の０の所のデータとの論
理和をとることが考えられる。即ち最終データと
して x_0,1，x_2,3,4,5，x_6,7 を得るものである。ここでx_i,j,kなどはx_i，x_j，x_k
の論理和をとつたデータを示す。この処理を実現
するには、第１３図の縮小回路の対角要素の１つ
左の要素M_i,i-1への配線を第１８図のように変え
ればよい（但し、同図中のＡ点は論理１の信号が
入力される。）。現在はM_i+1,i-1のデータがそのま
ま格納されるが、こうすることによりマツピング
パターンが０の場合にはM_i+1,i-1のデータとM_i+1,i
のデータとの論理和がとられる。 そこでまず補助レジスタ５８について説明して
おく。 拡大あるいは縮小回路より構成される拡大縮小
回路５５によれば、第２図、第３図に示したよう
に１回の処理で参照されるデータの数は、拡大の
場合にはマツピングパターンの中の１の数だけの
個数であり、縮小の場合には常に８個である。一
方１回の処理で生成されるデータの数は、拡大の
場合には常に８個であり、縮小の場合にはマツピ
ングパターンの中の１の数だけの個数である。 拡大の場合には第１９図に示すように、入力レ
ジスタ５２内の原画データは１回の処理毎にマツ
ピングパターンの中の１の数（以後この数をNB
で表わす）だけ左へずらせ、不足分を次の原画デ
ータから埋めるようにしている。拡大の場合には
マツピングパターンの１の所でデータが切り替わ
り、０の所では前のデータを複写する。従つて、
１９１のようにマツピングパターンの先頭のデー
タが０の場合には前回の処理で参照した最終デー
タx₅が必要になる。このデータは前回の処理で生
成されたデータの最終画素データFBでもあるか
ら、FBを演算回路５９によつて抽出し補助レジ
スタ５８へ戻す。１９２のようにマツピングパタ
ーンの先頭が１の場合には最終画素データFBを
戻す必要がない。 縮小の場合には第２０図に示すように論理和を
とる場合も含めて入力レジスタ５２内の原画デー
タは１回の処理毎に常に８個ずつ参照されるの
で、毎回全て新しい原画データに入れ替える。縮
小で論理和をとる場合には、マツピングパターン
が１の所のデータに０の所のデータを論理加算し
ていく。従つてマツピングパターンの先頭が２０
１のように０の場合には前回の処理で生成された
データの最終画素データFBに論理加算する必要
がある。そこでこのデータFBを演算回路５９に
よつて抽出し、補助レジスタ５８へ戻す。この場
合には生成されるデータの個数はマツピングパタ
ーンの中の１の数NBに１を加えた数になる。第
２０図の第２回、第３回の処理では、NBは各々
４と２であり、生成されたデータの数は各々５と
３になつている。但し、例えば第２０図の第２回
処理で生成された先頭のデータx₇₈₁′は実は第１
回処理で生成された最後のデータFB＝x₇₈と
x₁′との論理和をとつたもので、x₇₈はx₇₈₁′で置き
替える必要がある。 ２０２のようにマツピングパターンの先頭が１
の場合には、FBを戻す必要はない。 以上をまとめると、演算回路５９は、マツピン
グパターンの先頭が１の場合には何もしなくてよ
く、補助レジスタ５８内のデータは不定となる。
マツピングパターンの先頭が０の場合で、拡大の
場合には、前回の処理で生成されたデータの８番
目の画素データを補助レジスタ５８へ戻す。マツ
ピングパターンの先頭が０で、縮小で論理和をと
る場合には、前回の処理で使用したマツピングパ
ターンの中の１の数NBを求め、前回の処理で生
成されたデータのNB＋１番目の画素データを補
助レジスタ５８へ戻し、今回の処理終了後前回処
理で生成されたデータの最終データを、今回生成
されたデータの先頭のデータで置き替える。 マツピングパターンの中の１の数を数えるに
は、マツピングパターンを１ビツトずつシフトし
てキヤリのセツトされる回数を数えるなどの方法
で実施することができる。 次に具体的な補助レジスタ５８を利用した回路
を示す。 拡大の場合、第７図では左上の要素M₀₀に対す
る左方からの入力は接地されているが、第２１図
に示すようにこの入力２１１へ補助レジスタ５８
の出力を接続すればよい。 縮小で論理和をとる場合には第１８図の左下の
要素M₀₀の左側に、第２２図に示すように（但
し、同図中Ａ点は論理１の信号が入力される。）、
M₀₀と同様の回路を追加し、補助レジスタ５８の
出力x_Mを接続する。第２０図の第２回処理によ
り生成されるデータの先頭データx₇₈₁′などはy₀の
左側のy_Mへ出力される。従つて出力レジスタも
左に１ビツト追加し、そこへ格納する。生成され
たデータの処理に当たつてはこのデータも含めて
処理すればよい。 発明の効果 以上説明したように本発明は拡大縮小処理によ
つて生成される画素データ列の最終画素データを
蓄積するレジスタを設けることにより、拡大処
理、縮小で論理和をとる処理を高速に実施するこ
とができ、再現性もよく、その効果は大きい。

【図面の簡単な説明】

第１図は画像の拡大縮小の概念を示す説明図、
第２図は従来考えられるマツピングパターンを利
用した画像の縮小を示す概念図、第３図は同じく
拡大を示す概念図、第４図は従来考えられる拡大
縮小回路のブロツク結線図、第５図は本発明の一
実施例における画像の拡大縮小装置のブロツク結
線図、第６図は同装置における要部の拡大回路の
概念を示す図、第７図〜第１１図は同回路の具体
的結線図、第１２図は同装置における要部の縮小
回路の概念を示す図、第１３図〜第１７図は同回
路の具体的結線図、第１８図は同装置における縮
小で論理和をとる縮小回回路の結線図、第１９
図、第２０図は各々拡大、縮小の処理の過程を示
す概念図、第２１図は拡大の場合の補助レジスタ
のデータの使用法を説明するための回路図、第２
２図は縮小で論理和をとる場合の補助レジスタの
データの使用法を説明するための回路図である。 ４１，４８，４９……バス、４２，４３，４４
……シフトレジスタ、４５，４６，４７……論理
積（アンド）回路、５１，５３，５７……バス、
５２……入力レジスタ、５４……制御レジスタ、
５５……拡大縮小回路、５６……出力レジスタ、
５８……補助レジスタ、５９……演算回路、１
４，１１４……選択回路。

Claims (1)

【特許請求の範囲】
1. １ 画像情報を蓄積する記憶装置と、縮小に際し
   ては抽出すべき情報の位置を示し、拡大に際して
   は情報を複写すべき回数を示すマツピングパター
   ンを格納する第１のレジスタと、拡大縮小処理に
   よつて生成される画素データ列の最終画素データ
   を蓄積する第２のレジスタと、前記マツピングパ
   ターンを参照して、前記記憶装置内及び第２のレ
   ジスタ内に蓄積された画像情報から複数の画像情
   報を同時処理して拡大縮小する拡大縮小回路とを
   具備する画像の拡大縮小装置。