JPH0137066B2 - - Google Patents
Info
- Publication number
- JPH0137066B2 JPH0137066B2 JP19275583A JP19275583A JPH0137066B2 JP H0137066 B2 JPH0137066 B2 JP H0137066B2 JP 19275583 A JP19275583 A JP 19275583A JP 19275583 A JP19275583 A JP 19275583A JP H0137066 B2 JPH0137066 B2 JP H0137066B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- compressed
- matrix
- control signal
- original image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006835 compression Effects 0.000 claims description 24
- 238000007906 compression Methods 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Description
【発明の詳細な説明】
産業上の利用分野
本発明は各種の圧縮、とりわけ画像情報の高速
な圧縮を行なうことのできる情報圧縮方法に関す
るものである。
な圧縮を行なうことのできる情報圧縮方法に関す
るものである。
従来例の構成とその問題点
近年、大型コンピユータや高価な専用システム
で行なわれていた画像の拡大や縮小などの編集処
理が、安価なパーソナルコンピユータの分野でも
必要とされるようになつてきた。
で行なわれていた画像の拡大や縮小などの編集処
理が、安価なパーソナルコンピユータの分野でも
必要とされるようになつてきた。
以下に従来の画像の圧縮について説明する。
圧縮とは、第1図に示すように長さnの原画像
XからマスクパターンPの要素で“1”に対応す
る要素を抽出してXaを生成し、これを圧縮して
圧縮画像Yを得るものである。
XからマスクパターンPの要素で“1”に対応す
る要素を抽出してXaを生成し、これを圧縮して
圧縮画像Yを得るものである。
上記操作を行なうために第2図に示すような画
像圧縮回路が考えられる。
像圧縮回路が考えられる。
第2図において、1は原画像Xを格納するシフ
トレジスタで、クロツク信号aが印加されると、
左へ1要素だけシフトされ、そのシフトにより最
左端は値は出力信号cとして送出される。2はマ
スクパターンPを格納するシフトレジスタで、ク
ロツク信号aが印加されると、左へ1要素だけシ
フトされ、そのシフトにより最左端の値は出力信
号dとして送出される。3は圧縮結果が格納され
るシフトレジスタで、後述するANDゲートの出
力信号fが印加されると、各要素を1つ左へシフ
トする。4は1ビツトのレジスタで、クロツク信
号bに同期して信号dを取り込むとともに信号e
を出力する。5は論理積をとるANDゲートであ
る。なお、クロツク信号a,bは周波数が同じで
位相差をもつた信号である。
トレジスタで、クロツク信号aが印加されると、
左へ1要素だけシフトされ、そのシフトにより最
左端は値は出力信号cとして送出される。2はマ
スクパターンPを格納するシフトレジスタで、ク
ロツク信号aが印加されると、左へ1要素だけシ
フトされ、そのシフトにより最左端の値は出力信
号dとして送出される。3は圧縮結果が格納され
るシフトレジスタで、後述するANDゲートの出
力信号fが印加されると、各要素を1つ左へシフ
トする。4は1ビツトのレジスタで、クロツク信
号bに同期して信号dを取り込むとともに信号e
を出力する。5は論理積をとるANDゲートであ
る。なお、クロツク信号a,bは周波数が同じで
位相差をもつた信号である。
以上のような構成の画像圧縮回路について、そ
の動作を以下に説明する。
の動作を以下に説明する。
シフトレジスタ1,2にはそれぞれ第1図に示
す原画像XとマスクパターンPの各要素が左から
順に格納されているものとする。まず、クロツク
信号bに同期してシフトレジスタ2の出力信号d
(この時点では“1”)がレジスタ4に取り込まれ
信号eとなる。次に、シフトレジスタ1,2がク
ロツク信号aに同期してシフトされる。この時、
シフトされる直前の信号eが“1”であれば
ANDゲート5の出力も“1”となりシフトレジ
スタ3へクロツク信号fが供給されシフトレジス
タ1の出力信号cがシフトレジスタ3に取り込ま
れる。一方シフトされる直前の出力信号eが
“0”であれば、シフトレジスタ3へはクロツク
信号fが供給されず、シフト動作は行なわれない
ため、シフトレジスタ1から出力されていた出力
信号cは消滅する。このような動作が、クロツク
信号aに同期してシフトレジスタ1の要素の数だ
け行なわれることにより圧縮画像をシフトレジス
タ3に生成することができる。
す原画像XとマスクパターンPの各要素が左から
順に格納されているものとする。まず、クロツク
信号bに同期してシフトレジスタ2の出力信号d
(この時点では“1”)がレジスタ4に取り込まれ
信号eとなる。次に、シフトレジスタ1,2がク
ロツク信号aに同期してシフトされる。この時、
シフトされる直前の信号eが“1”であれば
ANDゲート5の出力も“1”となりシフトレジ
スタ3へクロツク信号fが供給されシフトレジス
タ1の出力信号cがシフトレジスタ3に取り込ま
れる。一方シフトされる直前の出力信号eが
“0”であれば、シフトレジスタ3へはクロツク
信号fが供給されず、シフト動作は行なわれない
ため、シフトレジスタ1から出力されていた出力
信号cは消滅する。このような動作が、クロツク
信号aに同期してシフトレジスタ1の要素の数だ
け行なわれることにより圧縮画像をシフトレジス
タ3に生成することができる。
しかしながら以上のような方法は、各クロツク
信号に同期して行なわれるため、高速な動作をさ
せようとすると、それに応じて高速なクロツクが
必要となりLSI化が困難という欠点を有してい
た。
信号に同期して行なわれるため、高速な動作をさ
せようとすると、それに応じて高速なクロツクが
必要となりLSI化が困難という欠点を有してい
た。
発明の目的
本発明は、上記従来の問題点を解消するもの
で、LSI化に適し、かつ高速な情報の圧縮を行な
うことのできる情報圧縮方法およびその回路を提
供することを目的とする。
で、LSI化に適し、かつ高速な情報の圧縮を行な
うことのできる情報圧縮方法およびその回路を提
供することを目的とする。
発明の構成
本発明の情報圧縮方法は、圧縮すべき情報x1、
x2、…xo(但し、nはn≧2の整数)に対して、
少なくとも2値情報から成る参照用マスクパター
ンP1,P2,…Poを有し、前記圧縮すべき情報x1、
x2、…xoを、n行n列に配置された情報手段より
成るマトリツクスA内の第n行から第1行の方向
に移動させる際に、 第i行(但し、iは1≦i≦n)において、前
記マトリツクスAのai,j(但し、jはi≦j≦n)
の位置における前記情報手段としては、参照用マ
スクパターンPiが第1の情報であれば、ai+1,j+1の
位置における前記圧縮すべき情報をai-1,jの位置
に移動させ、 一方、前記参照用マスクパターンPiが第2の情
報であれば、ai+1,jの位置における前記圧縮すべ
き情報をai-1,jの位置に移動させる情報選択素子
を配置し、 また前記マトリツクスAのai,k(但し、kは1≦
k<i)の位置における前記情報手段としては、 参照用マスクパターンPiが第1、第2のいずれ
の情報であつても、ai+1,kの位置における前記圧
縮すべき情報を、ai-1,kの位置に移動させる情報
伝達素子を配置することにより上記目的を達する
ものである。
x2、…xo(但し、nはn≧2の整数)に対して、
少なくとも2値情報から成る参照用マスクパター
ンP1,P2,…Poを有し、前記圧縮すべき情報x1、
x2、…xoを、n行n列に配置された情報手段より
成るマトリツクスA内の第n行から第1行の方向
に移動させる際に、 第i行(但し、iは1≦i≦n)において、前
記マトリツクスAのai,j(但し、jはi≦j≦n)
の位置における前記情報手段としては、参照用マ
スクパターンPiが第1の情報であれば、ai+1,j+1の
位置における前記圧縮すべき情報をai-1,jの位置
に移動させ、 一方、前記参照用マスクパターンPiが第2の情
報であれば、ai+1,jの位置における前記圧縮すべ
き情報をai-1,jの位置に移動させる情報選択素子
を配置し、 また前記マトリツクスAのai,k(但し、kは1≦
k<i)の位置における前記情報手段としては、 参照用マスクパターンPiが第1、第2のいずれ
の情報であつても、ai+1,kの位置における前記圧
縮すべき情報を、ai-1,kの位置に移動させる情報
伝達素子を配置することにより上記目的を達する
ものである。
実施例の説明
以下、本発明の一実施例における情報圧縮方法
について説明する。
について説明する。
まず原画像Xをx0、x1、x2、x3、x4、x5、x6、
x7、また参照用マスクパターンPを1、0、1、
0、0、0、1、0とした場合を考える。
x7、また参照用マスクパターンPを1、0、1、
0、0、0、1、0とした場合を考える。
第3図に示すように縦方向をi、横方向をjな
る添字でマトリツクスの各要素をMi,jで指示す
る。原画像Xが初めi=7の行に存在し、i行目
からi−1行目の方向にマトリツクス内を移動
し、圧縮画像Y=x0、x2、x6を得るものである。
i行目からi−1行目への移動に際し、i=jの
要素は、参照マスクパターンPiが0であれば捨て
られ、i=jより右の全ての要素が左へ1要素分
シフトされる。一方参照マスクパターンPiが1で
あれば、その時のi行目の全要素がi−1行目に
移動される。この動作がi=0の行の各要素に対
して行なわれ、マトリクスからの出力として圧縮
画像Yを得る。
る添字でマトリツクスの各要素をMi,jで指示す
る。原画像Xが初めi=7の行に存在し、i行目
からi−1行目の方向にマトリツクス内を移動
し、圧縮画像Y=x0、x2、x6を得るものである。
i行目からi−1行目への移動に際し、i=jの
要素は、参照マスクパターンPiが0であれば捨て
られ、i=jより右の全ての要素が左へ1要素分
シフトされる。一方参照マスクパターンPiが1で
あれば、その時のi行目の全要素がi−1行目に
移動される。この動作がi=0の行の各要素に対
して行なわれ、マトリクスからの出力として圧縮
画像Yを得る。
上記の原理に従つて実際の値をあてはめて圧縮
される様子をおつてみると、次のようになる。
される様子をおつてみると、次のようになる。
(1) i=7の行ではP7=0であるから、x7は捨
てられる。この例ではM7,7より右の要素M7,8は
存在しないため、M6,7は空になる。従つてi=
6の行は、x0、x1、x2、x3、x4、x5、x6とな
る。
てられる。この例ではM7,7より右の要素M7,8は
存在しないため、M6,7は空になる。従つてi=
6の行は、x0、x1、x2、x3、x4、x5、x6とな
る。
(2) i=6の行ではP6=1であるからこの行の
全要素がi=5の行へ移動され、従つてi=5
の行はx0、x1、x2、x3、x4、x5、x6となる。
全要素がi=5の行へ移動され、従つてi=5
の行はx0、x1、x2、x3、x4、x5、x6となる。
(3) i=5の行ではP5=0であるからx5は捨て
られ、j=5より右の全要素が左へシフトされ
る。従つてi=4の行は、x0、x1、x2、x3、
x4、x6となる。
られ、j=5より右の全要素が左へシフトされ
る。従つてi=4の行は、x0、x1、x2、x3、
x4、x6となる。
以下、同様にi=4〜0の行に対して処理する
ことにより、マトリクスからの出力はY=x0、
x2、x6となる。
ことにより、マトリクスからの出力はY=x0、
x2、x6となる。
j=8の列に0なる要素があるものとして考え
ることにより、マトリクスの空となつた部分に0
をセツトすることができる。
ることにより、マトリクスの空となつた部分に0
をセツトすることができる。
次に、本発明の一実施例における情報圧縮方式
を実現する情報圧縮回路について説明する。
を実現する情報圧縮回路について説明する。
第4図は本発明の一実施例における情報圧縮方
式を実現する情報圧縮回路の結線を示すものであ
る。
式を実現する情報圧縮回路の結線を示すものであ
る。
第4図において、100〜107は圧縮すべき画
像情報x0〜x7を印加する情報入力端子、110〜
117は参照用マスクパターンP0〜P7に応じた2
値制御信号が印加される制御信号入力端子、12
0〜127はインバータである。13は8行8列の
マトリツクスの要素Mk,l(但し、k、lはともに
整数で1≦k≦7、0<k)の位置に設けられて
いるとともに、上方から送出されてくる情報を下
方に送出する情報伝達手段で、単に信号線であつ
てもよい。14はマトリツクスの要素Ms,t(但し、
s、tはともに整数で0≦s≦7、s≦t)の位
置に設けられているとともに、制御信号入力端子
11sを介して送出されてくる参照用マスクパタ
ーンPsに対応する制御信号as,bsに応じてマトリ
ツクスの要素Ms+1,t+1に位置する情報か、マトリ
ツクスの要素Ms+1,tに位置する情報の一方を選択
する情報選択手段で、第5図に示すような論理素
子14a,14b,14c,14dにより構成さ
れている。但し、マトリツクスMの7列に位置す
る情報選択手段については画像情報x7を切り捨て
るか否かを選択するのみに設けられている。15
0〜157は圧縮された画像情報Yを得る出力端子
である。
像情報x0〜x7を印加する情報入力端子、110〜
117は参照用マスクパターンP0〜P7に応じた2
値制御信号が印加される制御信号入力端子、12
0〜127はインバータである。13は8行8列の
マトリツクスの要素Mk,l(但し、k、lはともに
整数で1≦k≦7、0<k)の位置に設けられて
いるとともに、上方から送出されてくる情報を下
方に送出する情報伝達手段で、単に信号線であつ
てもよい。14はマトリツクスの要素Ms,t(但し、
s、tはともに整数で0≦s≦7、s≦t)の位
置に設けられているとともに、制御信号入力端子
11sを介して送出されてくる参照用マスクパタ
ーンPsに対応する制御信号as,bsに応じてマトリ
ツクスの要素Ms+1,t+1に位置する情報か、マトリ
ツクスの要素Ms+1,tに位置する情報の一方を選択
する情報選択手段で、第5図に示すような論理素
子14a,14b,14c,14dにより構成さ
れている。但し、マトリツクスMの7列に位置す
る情報選択手段については画像情報x7を切り捨て
るか否かを選択するのみに設けられている。15
0〜157は圧縮された画像情報Yを得る出力端子
である。
以下、第6図を参照しながら情報選択手段14
の構成についてさらに詳細に説明する。
の構成についてさらに詳細に説明する。
第6図に示すように、情報選択手段14は制御
信号入力端子11sを介して送出されてくる制御
信号asが“0”制御信号bsが“1”の際すなわち
(as、bs)=(0、1)の際にはマトリツクスの
Ms+1,t+1に位置する情報cを入力し、一方制御信
号asが“1”、制御信号bsが“0”の際、すなわ
ち(as、bs)=(1、0)の際にはマトリツクスの
Ms+1,tに位置する情報dを選択的に入力する。
信号入力端子11sを介して送出されてくる制御
信号asが“0”制御信号bsが“1”の際すなわち
(as、bs)=(0、1)の際にはマトリツクスの
Ms+1,t+1に位置する情報cを入力し、一方制御信
号asが“1”、制御信号bsが“0”の際、すなわ
ち(as、bs)=(1、0)の際にはマトリツクスの
Ms+1,tに位置する情報dを選択的に入力する。
上記構成において、以下その動作を説明する。
なお参照マスクパターンPは1、0、1、0、
0、0、1、0とし、最終的に圧縮情報x0、x2、
x6を得るものとすることは第1図に示した説明と
同様である。
0、0、1、0とし、最終的に圧縮情報x0、x2、
x6を得るものとすることは第1図に示した説明と
同様である。
まず第7図aに示すように、情報入力端子10
0〜107を介して情報伝達手段130〜136及び
情報選択手段140に原画像情報x0〜x7を送出す
る。その際、情報選択手段140は制御信号とし
て制御信号入力端子117を介して(a7、b7)=
(0、1)が印加されていることにより、情報選
択手段140は入力信号として線C側の情報を選
択するので原画像情報x7は切り捨てられる。
0〜107を介して情報伝達手段130〜136及び
情報選択手段140に原画像情報x0〜x7を送出す
る。その際、情報選択手段140は制御信号とし
て制御信号入力端子117を介して(a7、b7)=
(0、1)が印加されていることにより、情報選
択手段140は入力信号として線C側の情報を選
択するので原画像情報x7は切り捨てられる。
次に第7図bに示すように、情報伝達手段13
0〜135までの原画像情報x0〜x5は、情報伝達手
段137〜1312に送出される。一方情報選択手
段141は制御信号として制御信号入力端子116
を介して(a6、b6)=(1、0)が印加されている
ことにより、線D側の情報を選択するので原画像
情報x6を入力する。
0〜135までの原画像情報x0〜x5は、情報伝達手
段137〜1312に送出される。一方情報選択手
段141は制御信号として制御信号入力端子116
を介して(a6、b6)=(1、0)が印加されている
ことにより、線D側の情報を選択するので原画像
情報x6を入力する。
次に第7図cに示すように、情報伝達手段13
7〜1311までの原画像情報x0〜x4は、情報伝達
手段1313〜1317に送出される。一方情報選択
手段142は制御信号として制御信号入力端子1
15を介して(a5、b5)=(0、1)が印加されて
いることにより線C側の情報を選択するので原画
像情報x6を入力する。
7〜1311までの原画像情報x0〜x4は、情報伝達
手段1313〜1317に送出される。一方情報選択
手段142は制御信号として制御信号入力端子1
15を介して(a5、b5)=(0、1)が印加されて
いることにより線C側の情報を選択するので原画
像情報x6を入力する。
次に第7図dに示すように、情報伝達手段13
13〜1316までの原画像情報x0〜x3は、情報伝達
手段1317〜1320に送出される。一方情報選択
手段143は制御信号として制御信号入力端子1
14を介して(a4、b4)=(0、1)が印加されて
いることにより、線C側の情報を選択するので原
画像情報x6を入力する。
13〜1316までの原画像情報x0〜x3は、情報伝達
手段1317〜1320に送出される。一方情報選択
手段143は制御信号として制御信号入力端子1
14を介して(a4、b4)=(0、1)が印加されて
いることにより、線C側の情報を選択するので原
画像情報x6を入力する。
次に第7図eに示すように、情報伝達手段13
17〜1319までの原画像情報x0〜x2は、情報伝達
手段1321〜1322に送出される。一方情報選択
手段144は制御信号として制御信号入力端子1
13を介して(a3、b3)=(0、1)が印加されて
いることにより、線C側の情報を選択するので原
画像情報x6を入力する。
17〜1319までの原画像情報x0〜x2は、情報伝達
手段1321〜1322に送出される。一方情報選択
手段144は制御信号として制御信号入力端子1
13を介して(a3、b3)=(0、1)が印加されて
いることにより、線C側の情報を選択するので原
画像情報x6を入力する。
次に第7図fに示すように、情報伝達手段13
21,1322の原画像情報x0、x1は、情報伝達手段
1324,1325に送出される。一方情報選択手段
145,146は制御信号として制御信号入力端子
11を介して(a2、b2)=(1、0)が印加されて
いることにより、それぞれ線D1,D2側の情報を
選択するので原画像情報x2、x6をそれぞれ入力す
る。
21,1322の原画像情報x0、x1は、情報伝達手段
1324,1325に送出される。一方情報選択手段
145,146は制御信号として制御信号入力端子
11を介して(a2、b2)=(1、0)が印加されて
いることにより、それぞれ線D1,D2側の情報を
選択するので原画像情報x2、x6をそれぞれ入力す
る。
次に第7図gに示すように、情報伝達手段13
24を原画像情報x0は、情報伝達手段1326に送出
される。一方情報選択手段147,148は制御信
号として制御信号入力端子111を介して(a1、
b1)=(0、1)が印加されていることにより、そ
れぞれ線C1,C2側の情報を選択するので原画像
情報x2、x6をそれぞれ入力する。
24を原画像情報x0は、情報伝達手段1326に送出
される。一方情報選択手段147,148は制御信
号として制御信号入力端子111を介して(a1、
b1)=(0、1)が印加されていることにより、そ
れぞれ線C1,C2側の情報を選択するので原画像
情報x2、x6をそれぞれ入力する。
そして最終的に第7図hに示すように、情報選
択手段149,1410,1411は制御信号として制
御信号入力端子110を介して(a0、b0)=(1、
0)が印加されていることによりそれぞれD1,
D2,D3側の情報を選択するので、原画像情報x0、
x2、x6を入力する。そして情報選択手段149,
1410,1411を最終出力として取り出すことに
より、圧縮情報Yを得ることができる。
択手段149,1410,1411は制御信号として制
御信号入力端子110を介して(a0、b0)=(1、
0)が印加されていることによりそれぞれD1,
D2,D3側の情報を選択するので、原画像情報x0、
x2、x6を入力する。そして情報選択手段149,
1410,1411を最終出力として取り出すことに
より、圧縮情報Yを得ることができる。
以上のように本実施例によれば、情報伝達手段
13及び情報選択手段14をマトリツクス状に配
置した回路構成とすることにより、高速な圧縮が
必要な場合であつてもクロツクを必要とせず、ま
た、規則的な回路構成であるためLSI化に適して
いる。また制御信号入力端子11に印加する制御
信号を変えるたけで、容易に他の圧縮情報Yを得
ることができる。
13及び情報選択手段14をマトリツクス状に配
置した回路構成とすることにより、高速な圧縮が
必要な場合であつてもクロツクを必要とせず、ま
た、規則的な回路構成であるためLSI化に適して
いる。また制御信号入力端子11に印加する制御
信号を変えるたけで、容易に他の圧縮情報Yを得
ることができる。
なお本実施例では説明の都合上、情報伝達手段
13を設けたが、前述したように情報伝達手段1
3は単なる配線でもよい為、第4図の回路は第8
図のようなものとしてもよい。
13を設けたが、前述したように情報伝達手段1
3は単なる配線でもよい為、第4図の回路は第8
図のようなものとしてもよい。
また本実施例では画像情報についてのみ説明し
たが、本発明に適用される情報は他のものでもよ
く、情報のサンプリング等にも利用できる。
たが、本発明に適用される情報は他のものでもよ
く、情報のサンプリング等にも利用できる。
発明の効果
以上本発明は、圧縮すべき情報をマトリツクス
を用いて処理することにより、クロツクを用いず
に高速に情報の圧縮を行なうことができ、またそ
の回路は規則的なものであるためLSI化にも適し
ており、その価値は大なるものがある。
を用いて処理することにより、クロツクを用いず
に高速に情報の圧縮を行なうことができ、またそ
の回路は規則的なものであるためLSI化にも適し
ており、その価値は大なるものがある。
第1図は画像の圧縮を示す図、第2図は従来考
えられる画像圧縮回路のブロツク結線図、第3図
は本発明の一実施例における情報圧縮方法を説明
する図、第4図は本発明の一実施例における情報
圧縮回路の結線図、第5図は情報選択手段の回路
図、第6図は同手段の結線図、第7図は同情報圧
縮回路の動作を示す結線図、第8図は本発明の他
の実施例における情報圧縮回路の結線図である。 13……情報伝達手段、14……情報選択手
段。
えられる画像圧縮回路のブロツク結線図、第3図
は本発明の一実施例における情報圧縮方法を説明
する図、第4図は本発明の一実施例における情報
圧縮回路の結線図、第5図は情報選択手段の回路
図、第6図は同手段の結線図、第7図は同情報圧
縮回路の動作を示す結線図、第8図は本発明の他
の実施例における情報圧縮回路の結線図である。 13……情報伝達手段、14……情報選択手
段。
Claims (1)
- 【特許請求の範囲】 1 圧縮すべき情報x1、x2、…xo(但し、nはn
≧2の整数)に対して、少なくとも2値情報から
成る参照用マスクパターンP1,P2,…Poを有し、
前記圧縮すべき情報x1、x2、…xoを、n行n列に
配置された情報手段より成るマトリツクスA内の
第n行から第1行の方向に移動させる際に、 第i行(但し、iは1≦i≦n)において、 前記マトリツクスAのai,j(但し、jはi≦j≦
n)の位置における前記情報手段としては、参照
用マスクパターンPiが第1の情報であれば、
ai+1,j+1の位置における前記圧縮すべき情報をai-1,j
の位置に移動させ、 一方、前記参照用マスクパターンPiが第2の情
報であれば、ai+1,jの位置における前記圧縮すべ
き情報をai-1,jの位置に移動させる情報選択素子
を配置し、 また前記マトリツクスAのai,k(但し、kは1≦
k<i)の位置における前記情報手段としては、 参照用マスクパターンPiが第1、第2のいずれ
の情報であつても、ai+1,kの位置における前記圧
縮すべき情報を、ai-1,kの位置に移動させる情報
伝達素子を配置したことを特徴とする情報圧縮方
式。 2 情報伝達素子は配線であることを特徴とする
特許請求の範囲第1項記載の情報圧縮方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192755A JPS6084072A (ja) | 1983-10-14 | 1983-10-14 | 情報圧縮方式 |
| EP84306633A EP0143533B1 (en) | 1983-09-29 | 1984-09-28 | Image data expanding and/or contracting method and apparatus |
| US06/655,690 US4747154A (en) | 1983-09-29 | 1984-09-28 | Image data expanding and/or contracting method and apparatus |
| DE84306633T DE3486126T2 (de) | 1983-09-29 | 1984-09-28 | Expansions- und/oder ziehungsverfahren und -geraet fuer bilddaten. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192755A JPS6084072A (ja) | 1983-10-14 | 1983-10-14 | 情報圧縮方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084072A JPS6084072A (ja) | 1985-05-13 |
| JPH0137066B2 true JPH0137066B2 (ja) | 1989-08-03 |
Family
ID=16296507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192755A Granted JPS6084072A (ja) | 1983-09-29 | 1983-10-14 | 情報圧縮方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084072A (ja) |
-
1983
- 1983-10-14 JP JP58192755A patent/JPS6084072A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084072A (ja) | 1985-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791594A (en) | Random-access psuedo random number generator | |
| JP3198656B2 (ja) | 映像信号合成装置およびその方法 | |
| JPH02278382A (ja) | 図形処理装置用の演算論理機構 | |
| JPH0137066B2 (ja) | ||
| JPH0221632B2 (ja) | ||
| JP3726971B2 (ja) | 並列プロセツサ装置 | |
| JP2982509B2 (ja) | 画像の縮小処理方式 | |
| JPH0142424B2 (ja) | ||
| JPH0221633B2 (ja) | ||
| RU2020744C1 (ru) | Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPH02173788A (ja) | 文字パタン変換回路 | |
| JPH05165559A (ja) | キースイッチマトリクス回路 | |
| JPS61136169A (ja) | 高速演算装置 | |
| JPS6333073A (ja) | テレビジヨン映像合成回路 | |
| JPH0391829A (ja) | ビットデータ転送回路 | |
| JPS6280728A (ja) | ソ−テイング回路 | |
| JPH03196257A (ja) | ベクトル処理装置 | |
| JPH01293760A (ja) | データ間引き回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPH04182874A (ja) | 論理合成方法 | |
| JPS6247784A (ja) | 画像処理装置 | |
| JPH0435948B2 (ja) | ||
| JPS594793B2 (ja) | 可変長遅延回路 | |
| JPS6398078A (ja) | ヒストグラム算出装置 |