JPH0221647A - 容量値補正回路 - Google Patents
容量値補正回路Info
- Publication number
- JPH0221647A JPH0221647A JP30310188A JP30310188A JPH0221647A JP H0221647 A JPH0221647 A JP H0221647A JP 30310188 A JP30310188 A JP 30310188A JP 30310188 A JP30310188 A JP 30310188A JP H0221647 A JPH0221647 A JP H0221647A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance value
- capacitor
- capacitors
- metal wiring
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000012937 correction Methods 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 8
- 241000723353 Chrysanthemum Species 0.000 description 2
- 235000007516 Chrysanthemum Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路内に設けるキャパシタ回路、特に容
量値補正回路に関する。
量値補正回路に関する。
第４図は、従来の集積回路内の容量値補正回路の一例で
ある。この容量値補正回路は、容量値Ｃのキャパシタ４
１を集積回路内にｎ個基準し、これらを金属配線を使用
して、直列または並列に接続することにより構成される
。同図（ａ）は、このキャパシタ４１を直列に接続する
場合の例である。
ある。この容量値補正回路は、容量値Ｃのキャパシタ４
１を集積回路内にｎ個基準し、これらを金属配線を使用
して、直列または並列に接続することにより構成される
。同図（ａ）は、このキャパシタ４１を直列に接続する
場合の例である。
容量値Ｃを１／２Ｃの値に補正したければ、第１番目の
キャパシタの端子Ｂ１に第２番目のキャパシタの端子Ａ
２を金属配線を用いて接続すれば良く、１／ｎＣの容量
値に補正したければ、第１番目から第ｎ番までのキャパ
シタをすべて直列接続すれば良い。こうすることにより
、もとの容量値Ｃの１〜１／ｎ倍までの任意の値に補正
できる。また、同図（ｂ）は、キャパシタ４１を並列に
接続する場合の例である。同図（ａ）と同様にして、第
１番目から第ｎ番目までのキャパシタを金属配線を用い
て並列接続すれば、もとの容量値のｎ倍の値に補正でき
る。こうすることにより、もとの容量値Ｃの１〜ｎ倍ま
での任意の値に補正できることになる。
キャパシタの端子Ｂ１に第２番目のキャパシタの端子Ａ
２を金属配線を用いて接続すれば良く、１／ｎＣの容量
値に補正したければ、第１番目から第ｎ番までのキャパ
シタをすべて直列接続すれば良い。こうすることにより
、もとの容量値Ｃの１〜１／ｎ倍までの任意の値に補正
できる。また、同図（ｂ）は、キャパシタ４１を並列に
接続する場合の例である。同図（ａ）と同様にして、第
１番目から第ｎ番目までのキャパシタを金属配線を用い
て並列接続すれば、もとの容量値のｎ倍の値に補正でき
る。こうすることにより、もとの容量値Ｃの１〜ｎ倍ま
での任意の値に補正できることになる。
上述した従来の容量値補正回路は、金属配線を用イてキ
ャパシタ４１をｎ個直列あ・るいは並列に接続すること
により、もとの容量値の１／ｎ倍またはｎ倍の値に補正
できるが、その際、金属配線を変更するため、その都度
、金属配線用のマスクパターンを修正するか、または、
あらかじめｎ枚のマスクパターンを準備しておかなけれ
ばならないという欠点を有していた。
ャパシタ４１をｎ個直列あ・るいは並列に接続すること
により、もとの容量値の１／ｎ倍またはｎ倍の値に補正
できるが、その際、金属配線を変更するため、その都度
、金属配線用のマスクパターンを修正するか、または、
あらかじめｎ枚のマスクパターンを準備しておかなけれ
ばならないという欠点を有していた。
したがって、本発明の目的は、上記の従来技術の有する
欠点を解消し、−枚の金属配線用のマスクパターンを基
準するだけで容量値の補正が可能となるキャパシタ回路
を提供することにある。
欠点を解消し、−枚の金属配線用のマスクパターンを基
準するだけで容量値の補正が可能となるキャパシタ回路
を提供することにある。
本発明による容量値補正回路は、第１番目のキャパシタ
と、第２番目から第ｎ番目までのそれぞれのキャパシタ
の両端子を金属配線で短絡した素子（ｎ−１）個とを用
意し、これら第１番目から第ｎ番目までのすべてのキャ
パシタを直列に接続して構成される。このように、本発
明によれば、第１番目のキャパシタに第２番目から第ｎ
番目までの（ｎ−１）個のキャパシタを直列に接続して
、これら（ｎ−１）個のキャパシタの両端子をそれぞれ
金属配線で短絡しであるので、この金属配線の任意の箇
所を必要な数だけ切断することにより、希望する容量値
の補正量が得られるという効果を有する。
と、第２番目から第ｎ番目までのそれぞれのキャパシタ
の両端子を金属配線で短絡した素子（ｎ−１）個とを用
意し、これら第１番目から第ｎ番目までのすべてのキャ
パシタを直列に接続して構成される。このように、本発
明によれば、第１番目のキャパシタに第２番目から第ｎ
番目までの（ｎ−１）個のキャパシタを直列に接続して
、これら（ｎ−１）個のキャパシタの両端子をそれぞれ
金属配線で短絡しであるので、この金属配線の任意の箇
所を必要な数だけ切断することにより、希望する容量値
の補正量が得られるという効果を有する。
次に、本発明による容量値補正回路を、図面を参照して
より具体的に説明する。
より具体的に説明する。
第１図は本発明による第１の実施例を示す構成図である
。１１は容量値Ｃのキャパシタ、１２はキャパシタ１１
０両端を短絡しておくための金属配線、ＡとＢとは、第
１番目のキャパシタ１１と両端子を短絡したキャパシタ
（ｎ−１）個とをすべて直列接続したキャパシタ全体の
両端子である。
。１１は容量値Ｃのキャパシタ、１２はキャパシタ１１
０両端を短絡しておくための金属配線、ＡとＢとは、第
１番目のキャパシタ１１と両端子を短絡したキャパシタ
（ｎ−１）個とをすべて直列接続したキャパシタ全体の
両端子である。
かかる構成において、Ａ、Ｂ両端子間の容量値は最初Ｃ
であるが、第２番目のキャパシタの金属配線１２を切断
することにより、容量値は１／２Ｃとなる。また、第２
番目から第ｎ番目までのすべてのキャパシタの金属配線
を切断することにより、容量値は１／ｎ Ｃとなる。す
なち、第２番目以降のキャパシタを短絡している金属配
線１２の任意の箇所を必要な数だけ切断することにより
、もとの容量値の１ 、１／２．・・・・・・、１／ｎ
倍の補正が可能となるわけである。この金属配線の切断
方法は、金属蒸着後の実際のサンプルの金属配線をレー
ザーカッター等を用いて切断する方法と、金属配線用の
マスクパターンをレーザーカッター等で切断してフォト
マスクとして使用する方法とが考えられる。
であるが、第２番目のキャパシタの金属配線１２を切断
することにより、容量値は１／２Ｃとなる。また、第２
番目から第ｎ番目までのすべてのキャパシタの金属配線
を切断することにより、容量値は１／ｎ Ｃとなる。す
なち、第２番目以降のキャパシタを短絡している金属配
線１２の任意の箇所を必要な数だけ切断することにより
、もとの容量値の１ 、１／２．・・・・・・、１／ｎ
倍の補正が可能となるわけである。この金属配線の切断
方法は、金属蒸着後の実際のサンプルの金属配線をレー
ザーカッター等を用いて切断する方法と、金属配線用の
マスクパターンをレーザーカッター等で切断してフォト
マスクとして使用する方法とが考えられる。
第２図は本発明による第２の実施例の構成図である。第
１図と同様に、１２はキャパシタ２１゜２２、・・・・
・・２ｎの両端子を短絡しておくための金属配線、Ａと
Ｂは、第１番目のキャパシタ２１と両端子を短絡したキ
ャパシタ（ｎ−１）個とをすべて直列接続したキャパシ
タ全体の両端子である。
１図と同様に、１２はキャパシタ２１゜２２、・・・・
・・２ｎの両端子を短絡しておくための金属配線、Ａと
Ｂは、第１番目のキャパシタ２１と両端子を短絡したキ
ャパシタ（ｎ−１）個とをすべて直列接続したキャパシ
タ全体の両端子である。
また、キャパシタ２１，２２．・・・・・・、２ｎの容
量値は、それぞれ１／２Ｃ，１／４Ｃ，・・・・・・、
１／２°−１ｃである。かかる構成において、Ａ、Ｂ両
端子間の最初の容量値はＣであるが、第２番目以降のキ
ャパシタを短絡している金属配線１２の任意の箇所を必
要な数だけ切断することにより、Ａ、Ｂ両端子間の容量
値は、Ｃ、１／２Ｃ、１／３Ｃ、・・・・・・、 １／
（２” −１） Ｃのうちの希望の値を選択できる。た
とえば、ｎ＝３の場合は、Ａ、Ｂ両端子間の容量値は、
金属配線の切断箇所と切断数とを選ぶことにより、Ｃ２
１／２Ｃ，１／３Ｃ，１／４Ｃ，１１５Ｃ，１／６Ｃ，
１／７Ｃまでのすべての容量値をとれる。したがって、
第１図の実施例に比べて小数のキャパシタで、もとの容
量値に対して１．１／２．１／３．・・・・・・、 １
／（２°−１）倍までの微細な補正が可能になるという
利点がある。
量値は、それぞれ１／２Ｃ，１／４Ｃ，・・・・・・、
１／２°−１ｃである。かかる構成において、Ａ、Ｂ両
端子間の最初の容量値はＣであるが、第２番目以降のキ
ャパシタを短絡している金属配線１２の任意の箇所を必
要な数だけ切断することにより、Ａ、Ｂ両端子間の容量
値は、Ｃ、１／２Ｃ、１／３Ｃ、・・・・・・、 １／
（２” −１） Ｃのうちの希望の値を選択できる。た
とえば、ｎ＝３の場合は、Ａ、Ｂ両端子間の容量値は、
金属配線の切断箇所と切断数とを選ぶことにより、Ｃ２
１／２Ｃ，１／３Ｃ，１／４Ｃ，１１５Ｃ，１／６Ｃ，
１／７Ｃまでのすべての容量値をとれる。したがって、
第１図の実施例に比べて小数のキャパシタで、もとの容
量値に対して１．１／２．１／３．・・・・・・、 １
／（２°−１）倍までの微細な補正が可能になるという
利点がある。
第３図は本発明による第３の実施例の構成図である。３
０は容量値Ｃのキャパシタ、３１は容量値１７ｍ（ｍ＞
Ｏ）のキャパシタ、１２は第１図と同様にキャパシタ３
１の両端を短絡しておくための金属配線、ＡとＢは第１
番目のキャパシタ３１とその両端子を短絡したキャパシ
タ（ｎ−１）個とをすべて直列接続したものに対して、
補正されるべきキャパシタ３０を並列に接続したキャパ
シタ全体の両端子である。かかる構成において、Ａ、Ｂ
両端子間の容量値は最初は（１＋１／ｍ） Ｃであるが
、第２番目のキャパシタの金属配線１２を切断すること
により、その容量値は（１＋１／２ｍ）Ｃとなる。また
、第２番目から第ｎ番目までのすべてのキャパシタの金
属配線を切断することにより、Ａ、Ｂ両端子間の容量値
は（１＋１／ｎ、ｍ） Ｃとなる。すなわち、第２番目
以降のキャパシタを短絡している金属配線１２の任意の
箇所を必要な数だけ切断することにより、もとの容量値
の（１＋１／ｍ）。
０は容量値Ｃのキャパシタ、３１は容量値１７ｍ（ｍ＞
Ｏ）のキャパシタ、１２は第１図と同様にキャパシタ３
１の両端を短絡しておくための金属配線、ＡとＢは第１
番目のキャパシタ３１とその両端子を短絡したキャパシ
タ（ｎ−１）個とをすべて直列接続したものに対して、
補正されるべきキャパシタ３０を並列に接続したキャパ
シタ全体の両端子である。かかる構成において、Ａ、Ｂ
両端子間の容量値は最初は（１＋１／ｍ） Ｃであるが
、第２番目のキャパシタの金属配線１２を切断すること
により、その容量値は（１＋１／２ｍ）Ｃとなる。また
、第２番目から第ｎ番目までのすべてのキャパシタの金
属配線を切断することにより、Ａ、Ｂ両端子間の容量値
は（１＋１／ｎ、ｍ） Ｃとなる。すなわち、第２番目
以降のキャパシタを短絡している金属配線１２の任意の
箇所を必要な数だけ切断することにより、もとの容量値
の（１＋１／ｍ）。
（１＋ １／２ｍ） 、・・・・・・、 （１＋１／ｎ
−ｍ） （ただし、ｍ〉０）倍の補正ができる。このと
き、ｍを０より大きな適当な値を選べば、第１図の第１
の実施例に比べてよりぎめの細かい補正が可能になると
いう利点あがる。
−ｍ） （ただし、ｍ〉０）倍の補正ができる。このと
き、ｍを０より大きな適当な値を選べば、第１図の第１
の実施例に比べてよりぎめの細かい補正が可能になると
いう利点あがる。
以上説明したように本発明は、第１番目のキャパシタに
ある容量値を持ったキャパシタの両端子を金属配線で短
絡したキャパシタを（ｎ−１）個すべて直列接続し、金
属配線の切断箇所と切断数を適当に選ぶことにより、希
望する容量値の補正量をきめ細く、しかも容易に得られ
るという効果がある。
ある容量値を持ったキャパシタの両端子を金属配線で短
絡したキャパシタを（ｎ−１）個すべて直列接続し、金
属配線の切断箇所と切断数を適当に選ぶことにより、希
望する容量値の補正量をきめ細く、しかも容易に得られ
るという効果がある。
その上、キャパシタの両端子を短絡した金属配線用のマ
スクパターンを１枚だけ準備すれば、レーザーカッター
等で金属配線パターンを、所望の容量値になるように切
断箇所と切断数とを考慮しながら順次切断することによ
り、容易に容量値の補正ができる。また、金属蒸着後の
実際のサンプルの金属配線を、やはりレーザーカッター
等で切断することによっても容量値の補正が可能である
。
スクパターンを１枚だけ準備すれば、レーザーカッター
等で金属配線パターンを、所望の容量値になるように切
断箇所と切断数とを考慮しながら順次切断することによ
り、容易に容量値の補正ができる。また、金属蒸着後の
実際のサンプルの金属配線を、やはりレーザーカッター
等で切断することによっても容量値の補正が可能である
。
第１図は本発明による容量値補正回路の第１の実施例を
示す構成図、第２図は本発明による容量値補正回路の第
２の実施例を示す構成図、第３図は本発明による容量値
補正回路の第３の実施例を示す構成図、第４図（ａ）、
（ｂ）はそれぞれ従来の容量値補正回路の各側を示す
構成図である。 １１・・・・・・キャパシタ、１２・・・・・・金属配
線、２１・・・・・・キャパシタ、２２〜２ｎ・・・・
・・キャパシタ、３０・・・・・・キャパシタ、３１・
・・・・・キャパシタ、４１・・・・・・キャパシタ、
Ａ、Ｂ・・・・・・端子、Ａｌ〜Ａｎ・・・・・・端子
、Ｂ１〜Ｂｎ・・・・・・端子。 代理人 弁理士 内 原 音 第１図 菊３図 フｖ４ｆ！Ｊ 箭４図必ン 菊２図 １４図（ｂ）
示す構成図、第２図は本発明による容量値補正回路の第
２の実施例を示す構成図、第３図は本発明による容量値
補正回路の第３の実施例を示す構成図、第４図（ａ）、
（ｂ）はそれぞれ従来の容量値補正回路の各側を示す
構成図である。 １１・・・・・・キャパシタ、１２・・・・・・金属配
線、２１・・・・・・キャパシタ、２２〜２ｎ・・・・
・・キャパシタ、３０・・・・・・キャパシタ、３１・
・・・・・キャパシタ、４１・・・・・・キャパシタ、
Ａ、Ｂ・・・・・・端子、Ａｌ〜Ａｎ・・・・・・端子
、Ｂ１〜Ｂｎ・・・・・・端子。 代理人 弁理士 内 原 音 第１図 菊３図 フｖ４ｆ！Ｊ 箭４図必ン 菊２図 １４図（ｂ）
Claims (1)
- 両端を金属配線で短絡したキャパシタがｎ個直列接続さ
れたものを、他のキャパシタに直列接続してなることを
特徴とする容量値補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30310188A JPH0221647A (ja) | 1988-04-01 | 1988-11-29 | 容量値補正回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149288 | 1988-04-01 | ||
| JP63-81492 | 1988-04-01 | ||
| JP30310188A JPH0221647A (ja) | 1988-04-01 | 1988-11-29 | 容量値補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0221647A true JPH0221647A (ja) | 1990-01-24 |
Family
ID=26422513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30310188A Pending JPH0221647A (ja) | 1988-04-01 | 1988-11-29 | 容量値補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0221647A (ja) |
-
1988
- 1988-11-29 JP JP30310188A patent/JPH0221647A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2089726A1 (en) | Detour path determination method | |
| JPH0221647A (ja) | 容量値補正回路 | |
| JPS636804A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JP2001156590A (ja) | バイカッドノッチフィルタ | |
| JPH077376A (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPH043208A (ja) | ディジタル型繰り返し制御方式 | |
| US6269470B1 (en) | Efficient routing of conductors between datapaths | |
| JPH0141242B2 (ja) | ||
| JPH0785130A (ja) | ２端子部品実装図変更方法 | |
| Haigh | Symbolic active-RC circuit synthesis by admittance matrix expansion | |
| JPS63188955A (ja) | 集積回路 | |
| JPS5851550A (ja) | フアンクシヨントリミング方法 | |
| JP4804878B2 (ja) | 弾性表面波発振器 | |
| JPS62146018A (ja) | 分周回路試験方法 | |
| JPH043398A (ja) | 多段シフトレジスタ | |
| Haque | Comparing Chebyshev and Butterworth Filter for Designing 2-D Recursive Digital Filter | |
| JPH07131203A (ja) | 誘電体フィルタ | |
| JPH02290372A (ja) | 擬似ゴースト生成回路 | |
| JPH05145048A (ja) | ゲートアレイ | |
| JPH0619219Y2 (ja) | プログラマブルディレ−回路 | |
| JPH08307206A (ja) | 複数入力フィルタ回路 | |
| JPH0547933A (ja) | 半導体集積回路 | |
| JPH08321737A (ja) | 遅延線 | |
| JPH06196982A (ja) | 発振装置のノイズ除去回路 | |
| JPH02146813A (ja) | クロック信号のデューティファクタ調整回路 |