JPH0221654B2 - - Google Patents
Info
- Publication number
- JPH0221654B2 JPH0221654B2 JP57039550A JP3955082A JPH0221654B2 JP H0221654 B2 JPH0221654 B2 JP H0221654B2 JP 57039550 A JP57039550 A JP 57039550A JP 3955082 A JP3955082 A JP 3955082A JP H0221654 B2 JPH0221654 B2 JP H0221654B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- protrusion
- recess
- semiconductor device
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子を収納したセラミツクベー
スとセラミツクキヤツプとの接合面をガラス封止
するとともに、一端を前記半導体素子に電気的に
接続したリードの他端を前記接合面を通して外部
に導出する構成のガラス封止型半導体装置の改良
に関するものである。
スとセラミツクキヤツプとの接合面をガラス封止
するとともに、一端を前記半導体素子に電気的に
接続したリードの他端を前記接合面を通して外部
に導出する構成のガラス封止型半導体装置の改良
に関するものである。
この種のガラス封止型半導体装置においては、
第１図ａのようにセラミツクベース１は半導体素
子を収納するための凹部２と、気密封止を実施す
る為のセラミツクキヤツプ３との接合部４とを有
している。５はリード、６はボンデイングワイ
ヤ、７は半導体素子である。
第１図ａのようにセラミツクベース１は半導体素
子を収納するための凹部２と、気密封止を実施す
る為のセラミツクキヤツプ３との接合部４とを有
している。５はリード、６はボンデイングワイ
ヤ、７は半導体素子である。
ここで大きな半導体素子を収納する場合は大き
な凹部を必要とするが、しかしながらセラミツク
ベースの外形寸法は一般にそのパツケージをプリ
ント基板等に実装する際の条件により規制をうけ
る為、凹部を大きくするためには封止接合部幅を
狭くすることにより達成させねばならない。
な凹部を必要とするが、しかしながらセラミツク
ベースの外形寸法は一般にそのパツケージをプリ
ント基板等に実装する際の条件により規制をうけ
る為、凹部を大きくするためには封止接合部幅を
狭くすることにより達成させねばならない。
しかしながら、この種の構造の如く封止接合部
の狭い部分を有するパツケージ構造においては、
封止接合部の狭い部分での封止ガラスの保持量が
広い部品に比べ著しく少なくなり、封止ガラスの
絶対量不足を生じて気密性がそこなわれるという
問題が生じている。
の狭い部分を有するパツケージ構造においては、
封止接合部の狭い部分での封止ガラスの保持量が
広い部品に比べ著しく少なくなり、封止ガラスの
絶対量不足を生じて気密性がそこなわれるという
問題が生じている。
したがつて、本発明の目的はキヤツプ部材のガ
ラス封着部の一部を素子載置部に向かつて突出さ
せることにより、これら従来技術の欠点を解消
し、大型ペレツトを収納する場合にも気密性の低
下等のないガラス封止型の半導体装置を提供する
ことにある。
ラス封着部の一部を素子載置部に向かつて突出さ
せることにより、これら従来技術の欠点を解消
し、大型ペレツトを収納する場合にも気密性の低
下等のないガラス封止型の半導体装置を提供する
ことにある。
本発明の要旨は、第１のガラス保持可能領域を
有するセラミツクベースと、第２のガラス保持可
能領域を有するセラミツクキヤツプと、前記セラ
ミツクベースの第１の凹部内に固定された半導体
素子と、前記半導体素子からの電気信号をパツケ
ージ外へ導出するためのリードと、前記半導体素
子の電極パツドと前記リードとの間を接続するボ
ンデイングワイヤを有するガラス封止型半導体装
置において、前記セラミツクキヤツプは第２の凹
部を有し、前記第２の凹部への突出部を前記セラ
ミツクキヤツプに設け、かつ、前記突出部を設け
ることによつて前記第２のガラス保持可能領域の
面積を増大させ、前記第２のガラス保持可能領域
の面積は前記第１のガラス保持可能領域の面積よ
りも大となるように前記セラミツクキヤツプの形
状が規定されていることを特徴とするガラス封止
型半導体装置にある。
有するセラミツクベースと、第２のガラス保持可
能領域を有するセラミツクキヤツプと、前記セラ
ミツクベースの第１の凹部内に固定された半導体
素子と、前記半導体素子からの電気信号をパツケ
ージ外へ導出するためのリードと、前記半導体素
子の電極パツドと前記リードとの間を接続するボ
ンデイングワイヤを有するガラス封止型半導体装
置において、前記セラミツクキヤツプは第２の凹
部を有し、前記第２の凹部への突出部を前記セラ
ミツクキヤツプに設け、かつ、前記突出部を設け
ることによつて前記第２のガラス保持可能領域の
面積を増大させ、前記第２のガラス保持可能領域
の面積は前記第１のガラス保持可能領域の面積よ
りも大となるように前記セラミツクキヤツプの形
状が規定されていることを特徴とするガラス封止
型半導体装置にある。
以下、本発明を図面に示す例にしたがつて説明
する。
する。
第２図ａ，ｂは本発明による半導体装置の断面
図およびキヤツプの斜視図である。図示のよう
に、セラミツクベース１は半導体素子を収納する
為の凹部２が大型半導体素子を収納できるように
十分大きく成形されている。また、セラミツクキ
ヤツプ３も前記セラミツクベース１の凹部２と同
等またはそれ以上の大きさの凹部８を有してお
り、単にこのままでは封止接合部４の狭い部分に
おいては封止ガラスの不足が生じる。
図およびキヤツプの斜視図である。図示のよう
に、セラミツクベース１は半導体素子を収納する
為の凹部２が大型半導体素子を収納できるように
十分大きく成形されている。また、セラミツクキ
ヤツプ３も前記セラミツクベース１の凹部２と同
等またはそれ以上の大きさの凹部８を有してお
り、単にこのままでは封止接合部４の狭い部分に
おいては封止ガラスの不足が生じる。
ところで、セラミツクキヤツプ３の凹部８は一
般に半導体素子７をセラミツクベース１に載置
し、その後所定の位置にワイヤボンデイングされ
たものにセラミツクキヤツプ３を封止ガラスによ
り封止した時に、セラミツクキヤツプ３低面が前
記ワイヤ６等に当つて半導体素子７の特性をそこ
なわない様にする為設けられている。そこで本発
明ではワイヤ等のない部分には凹部８を形成する
必要がないことに注目し、このワイヤ等に影響を
及ぼさない範囲で封止接合部４より凹部８への突
出部９を設け、これによりガラス保持可能領域を
実質的に増す構造とする。したがつて、凹部８の
有効性は失なわずに封止に必要なガラス量が確保
できる構造となり大型ペレツトの収納が可能とな
る。
般に半導体素子７をセラミツクベース１に載置
し、その後所定の位置にワイヤボンデイングされ
たものにセラミツクキヤツプ３を封止ガラスによ
り封止した時に、セラミツクキヤツプ３低面が前
記ワイヤ６等に当つて半導体素子７の特性をそこ
なわない様にする為設けられている。そこで本発
明ではワイヤ等のない部分には凹部８を形成する
必要がないことに注目し、このワイヤ等に影響を
及ぼさない範囲で封止接合部４より凹部８への突
出部９を設け、これによりガラス保持可能領域を
実質的に増す構造とする。したがつて、凹部８の
有効性は失なわずに封止に必要なガラス量が確保
できる構造となり大型ペレツトの収納が可能とな
る。
なお突出部９は両側から内方へ向かつて成形し
ているが、第３図のように両側のものを連結した
突出部９Ａとして構成してもよい。
ているが、第３図のように両側のものを連結した
突出部９Ａとして構成してもよい。
以上のように本発明の半導体装置によれば、セ
ラミツクキヤツプに突出部を設けてガラス封着部
の実質的面積の増大を図つているので、大型ペレ
ツトを収納するにもかかわらずパツケージの小型
化を図りかつ一方では封止性能の向上を達成する
ことができるという効果を奏する。
ラミツクキヤツプに突出部を設けてガラス封着部
の実質的面積の増大を図つているので、大型ペレ
ツトを収納するにもかかわらずパツケージの小型
化を図りかつ一方では封止性能の向上を達成する
ことができるという効果を奏する。
なお、本発明と類似した目的を持つ公知例とし
て、実公昭56−38768号公報がある。同公報によ
れば、金属細線を保護するとともに、シールパス
を最大限に長くするために、封着ガラスを二層と
している。すなわち、二層目のガラス層の幅をシ
ールパスの幅よりも狭く形成し、それによつて二
層目のガラス層側部近傍に空間を形成している。
この空間により金属細線が保護される。
て、実公昭56−38768号公報がある。同公報によ
れば、金属細線を保護するとともに、シールパス
を最大限に長くするために、封着ガラスを二層と
している。すなわち、二層目のガラス層の幅をシ
ールパスの幅よりも狭く形成し、それによつて二
層目のガラス層側部近傍に空間を形成している。
この空間により金属細線が保護される。
しかしながら、この考案によれば、二層目の封
着ガラス層を形成するためには前記シールパスの
幅はある程度大きくなければならない。シールパ
スが所定以上の幅を有さなければ、それより幅の
狭い二層目のガラス層は形成し得ないからであ
る。
着ガラス層を形成するためには前記シールパスの
幅はある程度大きくなければならない。シールパ
スが所定以上の幅を有さなければ、それより幅の
狭い二層目のガラス層は形成し得ないからであ
る。
本発明は、そのような問題点をも解決し得るも
のであり、同公報記載の考案者らが想定している
シールパスよりもさらに狭いシールパスを有する
半導体装置にも本発明を適用することができる。
のであり、同公報記載の考案者らが想定している
シールパスよりもさらに狭いシールパスを有する
半導体装置にも本発明を適用することができる。
同公報記載の考案ではシールパスを狭くしない
で金属細線を保護することを前提としているのに
対し、本発明ではシールパスを狭くした場合でも
封止の完全性を保ち、かつ、金属細線を保護する
ことができる。従つて、前記考案に比しても大型
のペレツトを吸容できるという効果がある。
で金属細線を保護することを前提としているのに
対し、本発明ではシールパスを狭くした場合でも
封止の完全性を保ち、かつ、金属細線を保護する
ことができる。従つて、前記考案に比しても大型
のペレツトを吸容できるという効果がある。
第１図ａは従来の半導体装置の断面図、ｂはセ
ラミツクキヤツプの斜視図、第２図ａは本発明の
半導体装置の断面図、ｂはそのセラミツクキヤツ
プの斜視図、第３図は本発明の他の実施例を示す
セラミツクキヤツプの斜視図である。 １……セラミツクベース、２……凹部、３……
セラミツクキヤツプ、４……封止接合部（ガラス
封着部）、５……リード、６……ワイヤ、７……
半導体素子、８……凹部、９，９Ａ……突出部。
ラミツクキヤツプの斜視図、第２図ａは本発明の
半導体装置の断面図、ｂはそのセラミツクキヤツ
プの斜視図、第３図は本発明の他の実施例を示す
セラミツクキヤツプの斜視図である。 １……セラミツクベース、２……凹部、３……
セラミツクキヤツプ、４……封止接合部（ガラス
封着部）、５……リード、６……ワイヤ、７……
半導体素子、８……凹部、９，９Ａ……突出部。
Claims (1)
- 【特許請求の範囲】 １ 第１のガラス保持可能領域を有するセラミツ
クベースと、第２のガラス保持可能領域を有する
セラミツクキヤツプと、前記セラミツクベースの
第１の凹部内に固定された半導体素子と、前記半
導体素子からの電気信号をパツケージ外へ導出す
るためのリードと、前記半導体素子の電極パツド
と前記リードとの間を接続するボンデイングワイ
ヤを有するガラス封止型半導体装置において、前
記セラミツクキヤツプは第２の凹部を有し、前記
第２の凹部への突出部を前記セラミツクキヤツプ
に設け、かつ、前記突出部を設けることによつて
前記第２のガラス保持可能領域の面積を増大さ
せ、前記第２のガラス保持可能領域の面積は前記
第１のガラス保持可能領域の面積よりも大となる
ように前記セラミツクキヤツプの形状が規定され
ていることを特徴とするガラス封止型半導体装
置。 ２ 前記突出部は、前記第２の凹部を構成する辺
のうち、相対向する各々の辺から突出し、第１の
突出部と第２の突出部となるように形成されてい
ることを特徴とする特許請求の範囲第１項記載の
ガラス封止型半導体装置。 ３ 前記第１の突出部と前記第２の突出部とは連
結されていることを特徴とする特許請求の範囲第
２項記載のガラス封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039550A JPS58157152A (ja) | 1982-03-15 | 1982-03-15 | ガラス封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039550A JPS58157152A (ja) | 1982-03-15 | 1982-03-15 | ガラス封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58157152A JPS58157152A (ja) | 1983-09-19 |
| JPH0221654B2 true JPH0221654B2 (ja) | 1990-05-15 |
Family
ID=12556161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57039550A Granted JPS58157152A (ja) | 1982-03-15 | 1982-03-15 | ガラス封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58157152A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773937U (ja) * | 1980-10-24 | 1982-05-07 |
-
1982
- 1982-03-15 JP JP57039550A patent/JPS58157152A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58157152A (ja) | 1983-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348183B2 (ja) | ||
| JPH0719872B2 (ja) | 半導体装置 | |
| JPH0221654B2 (ja) | ||
| KR100248147B1 (ko) | 반도체패키지 및 그 실장용 소켓 | |
| JPS59110146A (ja) | パツケ−ジ形モジユ−ルの外部引出し端子 | |
| JP3316494B2 (ja) | パッケージ型ハイブリット集積回路装置 | |
| JPS62183546A (ja) | 半導体装置 | |
| JP2691420B2 (ja) | チップ形コンデンサ | |
| JPH01162246U (ja) | ||
| JPS6120780Y2 (ja) | ||
| JPH03233960A (ja) | 樹脂封止型半導体装置 | |
| JPS623898Y2 (ja) | ||
| JPS58138352U (ja) | 半導体パツケ−ジ用のリ−ド端子 | |
| JPS63244655A (ja) | 樹脂封止型集積回路装置 | |
| JPH0462942A (ja) | 半導体装置 | |
| JPS58140641U (ja) | ガラス封止形半導体パツケ−ジ | |
| JPH0533536U (ja) | 半導体素子 | |
| JPS59111046U (ja) | ガラス封止形半導体パツケ−ジ | |
| JPH05343550A (ja) | 半導体装置のパッケージ | |
| JPS60105258A (ja) | 樹脂封止型半導体装置 | |
| JPH0563056U (ja) | ２端子面実装型樹脂封止半導体装置 | |
| JPH07153899A (ja) | 半導体装置 | |
| JPH0265258A (ja) | リードレス型半導体装置 | |
| JPS6327039A (ja) | 半導体装置 | |
| JPS63300541A (ja) | 半導体装置パッケ−ジ |