JPS58157152A - ガラス封止型半導体装置 - Google Patents

ガラス封止型半導体装置

Info

Publication number
JPS58157152A
JPS58157152A JP57039550A JP3955082A JPS58157152A JP S58157152 A JPS58157152 A JP S58157152A JP 57039550 A JP57039550 A JP 57039550A JP 3955082 A JP3955082 A JP 3955082A JP S58157152 A JPS58157152 A JP S58157152A
Authority
JP
Japan
Prior art keywords
glass
concavity
semiconductor element
ceramic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57039550A
Other languages
English (en)
Other versions
JPH0221654B2 (ja
Inventor
Eiji Yamamoto
英治 山本
Hiroshi Tsuneno
常野　宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57039550A priority Critical patent/JPS58157152A/ja
Publication of JPS58157152A publication Critical patent/JPS58157152A/ja
Publication of JPH0221654B2 publication Critical patent/JPH0221654B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子を収納したセラミックペースとセラ
ミックキャップとの接合面をガラス封止するとともに、
一端を前記半導体素子に電気的に接続したリードの他膚
を前記接合面を通して外部に導出する構成のガラス封止
型半導体装置の改良に関するものである。
この種のガラス封止蓋半導体装置においては、第１図（
１１のようにセラミックペース１は半導体素子を収納す
るための凹部２と、気密封止な実施する為のセラミック
キャップ３との接合部４とな有している。５はリード、
６はボンディングワイヤ、７は半導体素子である。
ここで大きな半導体素子を収納する場合は大きな凹ｍな
必要とするが、・しかしながらセラミックペースの外形
寸法は一般にそのパッケージをプリント基板等に実装す
る際の条件により規制をうける為、凹部な大きくするた
めには封止接合部幅を狭くすることにより達成させねば
ならない。
しかしながら、この種の構造の如く封止接合部の狭い部
分を有するパッケージ構造においては、封止接合部の狭
い部分での封止ガラスの保持量が広い部品に比べ著しく
少なくなり、封止ガラスの絶対量不足を生じて気密性が
そこなわれるという問題が生じている。
したがって、本発明の目的はキャップ部材のガラス封着
部の一部を素子載置部に向がっ℃突出させることにより
、これら従来技術の欠点を解消し、大型ペレットを収納
する場合にも気密性の低下等のないガラス封止型の半導
体装置を提供することにある。
以下、本発明な図面に示す例にしたがって説明する。
第２図（ａ）、　（ｂ）は本発明による半導体装置の断
面図およびキャップの斜視図である。図示のように、セ
ラミックベース１は半導体素子を収納する為の凹部２が
大型半導体素子を収納できるように十分大きく形成され
℃いる。また、セラミックキャップ３も前記セラミック
ベース１の凹部２と同等またはそれ以上の大きさの凹部
８を有しており、単にこのままでは封止接合部４の狭い
部分においては封止ガラスの不足が生じる。
ところで、セラミックキャップ３の凹部８は一般に半導
体素子７をセラミックベースｌ＃ＩＣ載置し、その後所
定の位置にワイヤボンディングされたものにセラミック
キャップ３４を封止ガラスにより封止した時に、セラミ
ツクキャップ３底面が前記ワイヤＩＩＫ当って半導体素
子７の特性をそこなわない様にする為設けられている。
そこで本発明ではワイヤ等のない部分には凹部８な形成
する必要がないことに注目し、このワイヤ等に影４１す
及ぼさない範囲で封止接合部４より凹ｓ８への突出部９
を設け、これによりガラス保持可能領域な実質的に増す
構造とする。したがって、凹部８の有効性は失なわずに
封止に必要なガラス量が確保できる構造となり大型ペレ
ットの収納が可能となる。
なお突出部９は両側から内方へ向かって形成しているが
、第３図のように両側のものを連結した突出部９人とし
て構成してもよい。
以上のように本発明の半導体装置によれば、セラミック
キャップに突出部な設けてガラス封着部の実質的面積の
増大を図っているので、大型ペレットを収納するにもか
かわらずパッケージの小型化を図りかつ一方では封止性
能の向上を達成することができるという効果を奏する。
【図面の簡単な説明】
第１図（１）は従来の半導体装置の断面図、（ｂ）はセ
ラミックキャップの斜視図、鎮２図（ａ）は本発明の半
導体装置の断面図、（ｂ）はそのセラミックキャップの
斜視図、第３図は本発明の他の実施例を示すセラミック
キャップの斜視図である。 １・・・セラεツクベース、２・・・凹部、３・・・セ
ラミックキャップ、４・・・封止接合部（ガラス封着部
）、５・・・リード、６・・・ワイヤ、７・・・半導体
素子、８・・・凹部、９，９人・・・突出部。 第　　１　　図 （ｔａ） と・σ）

Claims (1)

    【特許請求の範囲】
  1. １、半導体素子を載置するため凹部な一生面に有するセ
    ラミックペースと、前記素子載量部をおおって配置され
    るキャップ部材と、前記ベースの素子載置部の周辺部に
    設けられキャップ部材を固着して素子載置部な気密封止
    するためのガラス封着部と、前記半導体素子の各電極に
    それぞれ接続され、それらの電極を前記ガラス封着部を
    介して外部に引き出す複数の外部導出リードとをそなえ
    た半導体装置において、前記キャップ部材のペースとの
    ガラス封着部の一郁を素子載置部に向かって突出させ、
    前記ガラス層の実質面積の増大を図ったことを特徴とす
    るガラス封止蓋半導体装置。
JP57039550A 1982-03-15 1982-03-15 ガラス封止型半導体装置 Granted JPS58157152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57039550A JPS58157152A (ja) 1982-03-15 1982-03-15 ガラス封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57039550A JPS58157152A (ja) 1982-03-15 1982-03-15 ガラス封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS58157152A true JPS58157152A (ja) 1983-09-19
JPH0221654B2 JPH0221654B2 (ja) 1990-05-15

Family

ID=12556161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57039550A Granted JPS58157152A (ja) 1982-03-15 1982-03-15 ガラス封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS58157152A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773937U (ja) * 1980-10-24 1982-05-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773937U (ja) * 1980-10-24 1982-05-07

Also Published As

Publication number Publication date
JPH0221654B2 (ja) 1990-05-15

Similar Documents

Publication Publication Date Title
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
US5701033A (en) Semiconductor device
US4272644A (en) Electronic hybrid circuit package
JPH0719872B2 (ja) 半導体装置
US3833753A (en) Hermetically sealed mounting structure for miniature electronic circuitry
KR100338225B1 (ko) 반도체장치
JPH0221654B2 (ja)
KR0161620B1 (ko) 센터패드형 반도체 칩을 갖는 세라믹 패키지
JPS6020942Y2 (ja) 半導体装置
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
JPH0312951A (ja) 半導体装置のパッケージ
JPH03233960A (ja) 樹脂封止型半導体装置
JP2725719B2 (ja) 電子部品及びその製造方法
JPS623898Y2 (ja)
JPH01255259A (ja) 樹脂封止型半導体装置
JPH0432761Y2 (ja)
JPH07153899A (ja) 半導体装置
JPS5984556A (ja) 半導体装置
JPH02137357A (ja) 気密封止型パッケージ
JPH02177711A (ja) 圧電振動子
JPS62183546A (ja) 半導体装置
JPS63111658A (ja) 半導体装置
JPH02146756A (ja) 半導体素子用パッケージ
JPH0383364A (ja) ガラス封止型電子部品用パッケージ
JPS63300541A (ja) 半導体装置パッケ−ジ