JPS63300541A - 半導体装置パッケ−ジ - Google Patents

半導体装置パッケ−ジ

Info

Publication number
JPS63300541A
JPS63300541A JP62137244A JP13724487A JPS63300541A JP S63300541 A JPS63300541 A JP S63300541A JP 62137244 A JP62137244 A JP 62137244A JP 13724487 A JP13724487 A JP 13724487A JP S63300541 A JPS63300541 A JP S63300541A
Authority
JP
Japan
Prior art keywords
leads
external
insulator
package
peripheral edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62137244A
Other languages
English (en)
Inventor
Hiroshi Koyanagi
博 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62137244A priority Critical patent/JPS63300541A/ja
Publication of JPS63300541A publication Critical patent/JPS63300541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のパッケージに関する。
〔従来の技術〕
従来の半導体装置のパッケージは、リードレスタイプは
別として細長い外部リードを絶縁部材のパッケージから
引出して、プリント基板の配線に電気接続をなしている
。
〔発明が解決しようとする問題点〕
上記のパッケージでは、外部リードが外部に引出されて
いるので、パッケージの取扱いを慎重にしないと、外部
リードに外力が加わ）リーード曲がシ、折れ等の不良が
おきゃすい。
本発明の目的は、前記のように外部リード引出し型の半
導体装置パッケージにおいて、外部リードの損傷を防ぐ
ことのできる構造のパッケージを提供することにある。
〔問題点を解決するための手段〕
本発明は、パッケージの周縁に、外部リードを図む保護
絶縁部を設けるようにしたものである。
〔実施例〕
以下１図面を参照して、本発明の実施例につき説明する
。第１図は、災地利の平面図、第２図はＡＡ’縦断面図
、第３図は底面図である。絶縁基板５は周縁に保護絶縁
部５Ａを設けである。
この保護絶縁部５Ａは外部リード１１ｒ、囲むように形
成されている。外部リード１は絶縁基板５かも突出した
部分１′が、完全に保護絶縁部５Ａによって囲まれ、外
力が直接に加わらないようにしている。なお図において
、半導体チップ４の各電極は、絶縁基板５に設は友引出
し線６にワイヤ３によって連結され、さらに引出し線６
が外部リード１と連結されている。２は封止キャップで
ある。
保護絶縁部は、絶縁基板５の周縁全部に連続して設けず
、第４図の底面図に示すように、外部リード１の突出部
分１′の各々を保護するように、保護絶縁部５Ｂを個別
的に形成するようにしてもよい。
（発明の効果〕 以上説明したように、本発明では外部リードを囲む保護
絶縁部をパッケージ周縁に設けることにより、外部リー
ドに直接外力が加わらないようＫしている。これによっ
てリード曲が）、リード折れ等の不良発生を防ぐことが
できる。
【図面の簡単な説明】
第１図〜第３図は、それぞれ実施例の平面図、Ａ−Ａ’
線線断断面図底面図、第４図は別の実施例の底面図であ
る。 １・・・外部リード、　　　２・・・封止キャップ、３
・・・ワイヤ、　　　　　４・・・半導体チップ、５・
・・絶縁基板、　　　５Ａ、５Ｂ・・・保護絶縁部、６
・・・引出し線。 特許出題式　日本電気株式会社 代理人　弁理士　　内　　原　　　　　晋、ハ！、７ｎ
ｔ〜）＼（・“　−′

Claims (1)

    【特許請求の範囲】
  1. 半導体素子の封止絶縁部材から引出された外部リードを
    有するパッケージの周縁に、前記外部リードを囲む保護
    絶縁部を設けたことを特徴とする半導体装置のパッケー
    ジ。
JP62137244A 1987-05-29 1987-05-29 半導体装置パッケ−ジ Pending JPS63300541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62137244A JPS63300541A (ja) 1987-05-29 1987-05-29 半導体装置パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62137244A JPS63300541A (ja) 1987-05-29 1987-05-29 半導体装置パッケ−ジ

Publications (1)

Publication Number Publication Date
JPS63300541A true JPS63300541A (ja) 1988-12-07

Family

ID=15194138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62137244A Pending JPS63300541A (ja) 1987-05-29 1987-05-29 半導体装置パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS63300541A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726493A (en) * 1994-06-13 1998-03-10 Fujitsu Limited Semiconductor device and semiconductor device unit having ball-grid-array type package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726493A (en) * 1994-06-13 1998-03-10 Fujitsu Limited Semiconductor device and semiconductor device unit having ball-grid-array type package structure

Similar Documents

Publication Publication Date Title
JPS63300541A (ja) 半導体装置パッケ−ジ
JPH0534111Y2 (ja)
JPS62266844A (ja) 半導体装置
JPS63114151A (ja) 樹脂封止型半導体装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPH01123428A (ja) 半導体装置
KR0158618B1 (ko) 반도체 칩의 패턴
JPS60254755A (ja) 半導体装置用パツケ−ジ
JPS63107147A (ja) 半導体装置
JPS63244655A (ja) 樹脂封止型集積回路装置
JPH01173747A (ja) 樹脂封止形半導体装置
KR0161620B1 (ko) 센터패드형 반도체 칩을 갖는 세라믹 패키지
JP2704085B2 (ja) 半導体装置
JPS6120780Y2 (ja)
JPS6092644A (ja) 半導体装置
JPS649734B2 (ja)
JPH0513658A (ja) 半導体装置用リードフレーム
JPH07193186A (ja) 半導体装置
JPS6245159A (ja) 半導体装置
JPH02268449A (ja) 樹脂封止型半導体装置
JPS62281436A (ja) 電子装置
JPS63111658A (ja) 半導体装置
JPS62268150A (ja) 半導体装置
JPS6129138A (ja) 半導体装置
JPS62134950A (ja) 集積回路装置